close
1.

図書

図書
[Erwin Stein, René de Borst, Thomas J. R. Hughes編]
出版情報: 東京 : 朝倉書店, 2010.6  x, 713p ; 27cm
所蔵情報: loading…
2.

図書

図書
水野勝之著
出版情報: 東京 : 創成社, 1998.3  12, 261p ; 22cm
所蔵情報: loading…
3.

図書

図書
小田光宏編著
出版情報: 東京 : 日本図書館協会, 1997.11  244p ; 26cm
シリーズ名: JLA図書館情報学テキストシリーズ / 塩見昇 [ほか] 編集 ; 4
所蔵情報: loading…
4.

図書

図書
椹木義一, 添田喬, 中溝高好共著
出版情報: 東京 : 日新出版, 1999.4  vi, 235p ; 21cm
シリーズ名: 理工学基礎シリーズ
所蔵情報: loading…
5.

図書

東工大
目次DB

図書
東工大
目次DB
肥田野登編著
出版情報: 東京 : 勁草書房, 1999.12  viii, 200p ; 21cm
所蔵情報: loading…
目次情報: 続きを見る
   はじめに
第1部 仮想市場法の考え方
第1章 環境と行政の評価 3
   1.評価の歴史と展開 3
   2.評価分析手法として何があるか 8
   3.費用便益分析とは何か 9
   4.支払意思額とその計測手法 13
第2章 仮想市場法とはどのような評価手法か 19
   1.仮想市場法(CVM)とは何か 19
   2.CVMの歴史 21
   3.CVMは何を評価しうるのか 21
   4.どのような分野の評価に向いているか 22
   5.CVMの妥当性と信頼性 24
   6.本書におけるCVM評価の考え方 26
第3章 仮想市場法の調査・分析方法 29
   1.調査・分析の企画 29
   2.調査・分析の構成 34
   3.調査・分析結果の見方 36
第2部 仮想市場法の実際
第4章 調査の計画 41
   1.調査のための母集団の設定 41
   2.調査法の決定 42
   3.母集団の支払意思額総額の推定 44
第5章 調査票の構成 46
   1.シナリオの設定 46
   2.シナリオを補足する質問 54
   3.世帯・個人属性についての質問 56
   4.調査票の回答形式 57
   5.調査票の作成 59
第6章 予備調査 60
   1.予備調査の目的 60
   2.予備調査の確認項目 62
   3.予備調査の規模 63
第7章 標本抽出の方法 65
   1.標本抽出の基本 65
   2.無作為抽出の手順 67
   3.抽出の実際 71
   4.抽出に際しての注意点 72
第8章 本調査の実行 74
   1.面接調査の進め方 74
   2.郵送調査の進め方 78
   3.データの入力 80
第9章 調査結果の分析 86
   1.調査に伴う誤差とは 86
   2.支払意思額無回答及び抵抗回答の仕分け 88
   3.標本が母集団を正確に反映しているか 88
   4.自由回答式における支払意思額代表値の推定 90
   5.支払カード式における支払意思額代表値の推計 91
   6.二肢選択式における支払意思額代表値の推計 91
   7.調査結果の妥当性の検証 94
   8.2組の標本による母集団支払意思額の比較 96
   9.母集団支払意思額の集計 98
第10章 調査結果のまとめ方 101
   1.調査報告書のまとめ方 101
   2.概要版のまとめ方 105
第11章 CVMの課題 106
   終章 109
   1.公平性の評価 109
   2.意思決定プロセスと評価 111
   3.費用便益分析の今後 112
   注 115
   参考資料 153
   1.CVM実施の際のチェックリスト 155
   2.訪問面接調査マニュアル 157
   3.調査票 161
   「平成10年度札内川環境価値調査」調査票 161
   「介護に関するアンケート」調査票案 171
   「ダイオキシン対策に関するアンケート」調査票案 179
   アプリケーション・ソフトの紹介 187
   文献案内 190
   主要参考文献 193
   索引 197
   はじめに
第1部 仮想市場法の考え方
第1章 環境と行政の評価 3
6.

図書

図書
Eiji Fujiwara
出版情報: Hoboken, N.J. : Wiley-Interscience, c2006  xiii, 701 p. ; 26 cm
所蔵情報: loading…
目次情報: 続きを見る
Preface
Introduction / 1:
Faults and Failures / 1.1:
Error Models / 1.2:
Error Recovery Techniques for Dependable Systems / 1.3:
Code Design Process for Dependable Systems / 1.4:
References
Mathematical Background and Matrix Codes / 2:
Introduction to Algebra / 2.1:
Linear Codes / 2.2:
Basic Matrix Codes / 2.3:
Exercises
Design Techniques for Matrix Codes / 3:
Minimum-Weight & Equal-Weight-Row Codes / 3.1:
Odd-Weight-Column Codes / 3.2:
Even-Weight-Row Codes / 3.3:
Odd-Weight-Row Codes / 3.4:
Rotational Codes / 3.5:
Code Design Techniques for Matrix Codes
Codes for High-Speed Memories I: Bit Error Control Codes / 4:
Modified Hamming SEC-DED Codes / 4.1:
Modified Double-Bit Error Correcting BCH Codes / 4.2:
On-Chip ECCs / 4.3:
Codes for High-Speed Memories II: Byte Error Control Codes / 5:
Single-Byte Error Correcting (SbEC) Codes / 5.1:
Single-Byte Error Correcting and Double-Byte Error Detecting (SbEC-DbED) Codes / 5.2:
Single-Byte Error Correcting and Single p-Byte within a Block Error Detecting (SbEC-Spb=BED) Codes / 5.3:
Codes for High-Speed Memories III: Bit / Byte Error Control Codes / 6:
Single-Byte / Burst Error Detecting SEC-DED Codes / 6.1:
Single-Byte Error Correcting and Double-Bit Error Detecting (SbEC-DED) Codes / 6.2:
Single-Byte Error Correcting and Double-Bit Error Correcting (SbEC-DEC) Codes / 6.3:
Single-Byte Error Correcting and Single-Byte Plus Single-Bit Error Detecting (SbEC-(Sb?S)ED) Codes / 6.4:
Codes for High-Speed Memories IV: Spotty Byte Error Control Codes / 7:
Spotty Byte Errors / 7.1:
Single Spotty Byte Error Correcting (St=bEC) Codes / 7.2:
Single Spotty Byte Error Correcting and Single-Byte Error Detecting (St=bEC-SbED) Codes / 7.3:
Single Spotty Byte Error Correcting and Double Spotty Byte Error Detecting (St=bEC-Dt=bED) Codes / 7.4:
A General Class of Spotty Byte Error Control Codes / 7.5:
Single-Byte Error Correcting and Single p-Byte within a Block Error Detecting (SbEC-S[subscript pxb/B]ED) Codes / 8:
Paralled Decoding for Burst / Byte Error Control Codes
Parallel Decoding Burst Error Control Codes / 8.1:
Parallel Decoding Cyclic Burst Error Correcting Codes / 8.2:
Transient Behavior of Parallel Encoder / Decoder Circuits of Error Control Codes / 8.3:
Codes for High-Speed Memories III: Bit/Byte Error Control Codes
Codes for Error Location: Error Locating Codes / 9:
Error Location of Faulty Packages and Faulty Chips / 9.1:
Block Error Locating (Sb=pbEL) Codes / 9.2:
Single-Bit Error Correcting and Single-Block Error Locating (SEC-Sb=pbEL) Codes / 9.3:
Single-Bit Error Correcting and Single-Byte Error Locating (SEC-Se=bEL) Codes / 9.4:
Single-Byte Error Correcting and Single-Byte Plus Single-Bit Error Detecting (SbEC-(Sb + S)ED) Codes
Burst Error Locating Codes / 9.5:
Code Conditions for Error Locating Codes / 9.6:
Codes for Unequal Error Control / Protection (UEC / UEP) / 10:
Error Models for UEC Codes and UEP Codes / 10.1:
Fixed-Byte Error Control UEC Codes / 10.2:
Burst Error Control UEC / UEP Codes / 10.3:
Single Spotty Byte Error Correcting (S[subscript t/b]EC) Codes / 10.4:
Application of the UEC / UEP Codes
Single Spotty Byte Error Correcting and Single-Byte Error Detecting (S[subscript t/b]EC-SbED) Codes
Codes for Mass Memories / 11:
Single Spotty Byte Error Correcting and Double Spotty Byte Error Detecting (S[subscript t/b]EC-D[subscript t/b]ED) Codes / 11.1:
Tape Memory Codes
Magnetic Disk Memory Codes / 11.2:
Optical Disk Memory Codes / 11.3:
Coding for Logic and System Design / 12:
Parallel Decoding Burst / Byte Error Control Codes / 12.1:
Self-checking Concept
Self-testing Checkers / 12.2:
Self-checking ALU / 12.3:
Self-checking Design for Computer Systems / 12.4:
Codes for Data Entry Systems / 13:
M-Ary Asymmetric Errors in Data Entry Systems / 13.1:
M-Ary Asymmetric Symbol Error Correcting Codes / 13.2:
Nonsystematic M-Ary Asymmetric Error Correcting Codes with Deletion / Insertion / Adjacent-Symbol-Transposition Error Correction Capabilities / 13.3:
Codes for Two-Dimentional Matrix Symbols / 13.4:
Block Error Locating (S[subscript b/pxb]EL) Codes / 14:
Codes for Multiple / Distributed Storage
Single-Bit Error Correcting and Single-Block Error Locating (SEC-S[subscript b/pxb]EL) Codes
Single-Bit Error Correcting and Single-Byte Error Locating (SEC-S[subscript e/b]EL) Codes
Codes for Unequal Error Control/Protection (UEC / UEP)
Codes for Two-Dimensional Matrix Symbols
Codes for Multiple / Distributed Storage Systems
MDS Array Codes Tolerating Multiple-Disk Failures / 14.1:
Codes for Distributed Storage Systems / 14.2:
Index
Preface
Introduction / 1:
Faults and Failures / 1.1:
7.

図書

図書
Rajko Tomovic[編] ; 加藤一郎訳
出版情報: 東京 : 学献社, 1973.5  8, 263p ; 22cm
所蔵情報: loading…
8.

図書

図書
edited by B.K. Ghosh, Ning Xi, T.J. Tarn
出版情報: San Diego, CA : Academic Press, c1999  xii, 428 p. ; 27 cm
シリーズ名: Academic Press series in engineering
所蔵情報: loading…
9.

図書

東工大
目次DB

図書
東工大
目次DB
建設省大臣官房技術調査室監修 ; 建築研究振興協会編
出版情報: 東京 : 技報堂出版, 2000.8  xix, 122p ; 26cm
シリーズ名: 新構造体系シリーズ
所蔵情報: loading…
目次情報: 続きを見る
第1章 概要
 1節 性能指向型の建築構造設計体系の必要性 3
   1.1 これまでの状況と背景 3
   1.2 建築構造設計体系のあるべき状態 4
 2節 性能指向型の建築構造設計体系の概要 6
   2.1 基本事項 6
   2.2 目標性能とその水準の設定 7
   2.3 目標性能とその水準を達成するための構造の計画 7
   2.4 性能評価 8
   2.5 性能表示 8
   2.6 社会機構 8
   2.7 まとめ 9
第2章 目標水準設定の考え方
 1節 目標水準設定の基本的枠組 13
   1.1 はじめに 13
   1.2 目標水準設定に関する前提事項の整理 13
    1.2.1 建築構造設計 13
    1.2.2 構造設計における建築主に対する設計者の役割 14
    1.2.3 建築構造物に求められる役割と2つの側面 14
   1.3 構造性能の目標水準の基本枠組 15
    1.3.1 構造性能の目標水準の基本的認識枠組 15
    1.3.2 構造性能の目標水準設定における判断形式 16
    1.3.3 複数の評価指標のもとでの最適規準 17
   1.4 構造性能水準の設定において考慮すべき事項 17
    1.4.1 現象の確率論的把握 17
    1.4.2 構造性能水準の設定において参考にすべき事項 18
 2節 目標水準設定に係わる基礎的検討 19
   2.1 安全性に対する住民等の意識の把握から得られた知見 19
   2.2 水準設定の法的考察と経済学的考察から得られた知見 20
 3節 目標水準設定において考慮すべき事項 23
   3.1 これまで経験的につくられてきた構造物の性能 23
    3.1.1 基本的な考え方 23
    3.1.2 構造性能水準評価において考慮すべき不確定要因 23
    3.1.3 確率論に基づく構造性能水準評価 24
    3.1.4 従来の設計法による建築物の構造性能水準 25
    3.1.5 現行建築物の構造性能水準の評価事例 25
   3.2 バックグラウンドリスクからみた安全水準 29
    3.2.1 基本的な考え方 29
    3.2.2 死亡リスクの捉え方と表現方法 30
    3.2.3 各種死亡リスクの最近の動向 31
    3.2.4 リスク比較とリスク規制に関する問題点 34
   3.3 建築物の使用期間に生じる総費用 36
    3.3.1 基本的な考え方 36
    3.3.2 総費用の考え方 36
    3.3.3 総費用を最小化する性能水準の傾向 38
    3.3.4 総費用最小化による目標水準設定の事例 39
第3章 構造性能評価指針案
 序 構造性能評価の意義 47
 1節 総則 48
   1.1 目的 48
   1.2 構造性能評価の流れ 49
 2節 目標構造性能 51
   2.1 基本構造性能 51
   2.2 性能評価項目 54
   2.3 構造性能の水準 54
 3節 限界状態 57
   3.1 限界状態の種類 57
   3.2 安全限界状態 58
    3.2.1 構造骨組の安全限界状態 58
    3.2.2 建築部材の安全限界状態 58
    3.2.3 設備機器の安全限界状態 59
    3.2.4 什器の安全限界状態 59
    3.2.5 地盤の安全限界状態 60
   3.3 修復限界状態 61
    3.3.1 構造骨組の修復限界状態 61
    3.3.2 建築部材の修復限界状態 61
    3.3.3 設備機器の修復限界状態 61
    3.3.4 什器の修復限界状態 62
    3.3.5 地盤の修復限界状態 63
   3.4 使用限界状態 63
    3.4.1 構造骨組の使用限界状態 63
    3.4.2 建築部材の使用限界状態 64
    3.4.3 設備機器の使用限界状態 65
    3.4.4 什器の使用限界状態 65
    3.4.5 地盤の使用限界状態 66
 4節 荷重および外力 67
   4.1 固定荷重 67
   4.2 積載荷重 67
   4.3 積雪荷重 69
   4.4 風圧力(風荷重) 70
   4.5 地震動(地震荷重) 72
   4.6 地盤に起因する荷重・外力 75
   4.7 その他の荷重 78
   4.8 荷重および外力の組合せ 78
 5節 応答値の算定 80
   5.1 原則 80
   5.2 積載荷重に対する応答値の算定 81
   5.3 積雪荷重に対する応答値の算定 81
   5.4 風圧力に対する応答値の算定 81
   5.5 地震動に対する応答値の算定 83
 6節 限界値の設定 85
 7節 限界値と応答値の比較評価の方法 88
 8節 性能の表示 92
第4章 性能指向型設計法のための社会機構の方向性
 1節 はじめに 99
 2節 性能指向型「設計実務」のモデル化 100
   2.1 設計関連情報の3つのフェーズ(相) 100
   2.2 性能指向型「設計実務」のプロセスの内容 101
 3節 性能指向型「設計実務」のタイプ分類 102
 4節 「社会機構」に期待される機能・役割 103
 5節 「社会機構」を構成する機能別システム例 105
 6節 「設計実務」や「社会機構」の現状 108
 7節 「社会機構」の整備の方向と今後の課題 111
今後の課題 113
付録 117
   付-1 新構造総プロの経緯 119
謝辞 121
第1章 概要
 1節 性能指向型の建築構造設計体系の必要性 3
   1.1 これまでの状況と背景 3
10.

図書

図書
L. Sciavicco and B. Siciliano
出版情報: Lodon ; Tokyo : Springer, c2000  xxiii, 377 p. ; 24 cm
シリーズ名: Advanced textbooks in control and signal processing
所蔵情報: loading…
文献の複写および貸借の依頼を行う
 文献複写・貸借依頼