1.
|
図書
東工大 目次DB
|
小林隆夫, 高木茂孝共著
出版情報: |
東京 : 昭晃堂, 2000.2 ii, 3, 206p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
1 回路の基礎 |
1.1 回路と回路素子 1 |
1.2 キルヒホッフの法則 7 |
1.3 重ね合せの理 9 |
1.4 電源の等価性 10 |
1.5 積分回路と微分回路 13 |
1.6 パルス波形 18 |
演習問題 21 |
2 半導体とトランジスタ |
2.1 半導体とその種類 23 |
2.2 pn接合ダイオード 26 |
2.3 金属・半導体接触ダイオード 30 |
2.4 MOSトランジスタ 31 |
2.5 バイポーラトランジスタ 38 |
演習問題 49 |
3 論理回路の基礎 |
3.1 論理演算と論理回路 52 |
3.2 基本論理演算 55 |
3.3 論理演算の性質 57 |
3.4 論理関数の標準形 60 |
3.5 論理式の簡単化 63 |
3.6 ダイオード論理回路 68 |
3.7 正論理と負論理 71 |
3.8 論理ゲートと論理回路記号 74 |
演習問題 79 |
4 MOSトランジスタ論理回路 |
4.1 MOSトランジスタの2値動作 81 |
4.2 MOSトランジスタによるNOT回路 85 |
4.3 CMOS NOT回路の解析 92 |
4.4 NMOS論理回路 101 |
4.5 CMOS論理回路 106 |
演習問題 114 |
5 バイポーラトランジスタ論理回路 |
5.1 バイポーラトランジスタの2値動作 119 |
5.2 DTL回路 122 |
5.3 基本TTL回路 125 |
5.4 標準TTL回路 128 |
5.5 その他のTTL回路 135 |
5.6 ECL回路 140 |
演習問題 146 |
6 フリップフロップ |
6.1 2安定回路とフリップフロップ 150 |
6.2 SRフリップフロップ 151 |
6.3 JKフリップフロップ 162 |
6.4 Dフリップフロップ 165 |
6.5 Tフリップフロップ 166 |
6.6 実際のフリップフロップ 169 |
6.7 レジスタ 171 |
6.8 カウンタ 174 |
演習問題 180 |
問題解答 183 |
参考文献 202 |
索引 203 |
1 回路の基礎 |
1.1 回路と回路素子 1 |
1.2 キルヒホッフの法則 7 |
|
2.
|
図書
|
廣瀬全孝 [ほか] 編集委員
出版情報: |
東京 : リアライズ社, 2000.2 23, 825, 17p ; 31cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
3.
|
図書
|
相良岩男著
出版情報: |
東京 : 日刊工業新聞社, 2000.3 203p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
4.
|
図書
|
E. サンチェズ-シネンシオ, A. G. アンドレウ共編 ; 飯塚哲哉, 浅田邦博共訳
出版情報: |
東京 : 培風館, 2000.7 xvii, 491p ; 27cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
5.
|
図書
東工大 目次DB
|
深山正幸 [ほか] 著
出版情報: |
東京 : 共立出版, 2002.1 x, 245p ; 24cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
第1章 VLSI設計の概略 |
1.1 はじめに 1 |
1.2 LSI設計段階と表現 1 |
1.2.1 仕様設計 1 |
1.2.2 RTL(Register Transfer Level)設計 2 |
1.2.3 ゲートレベル設計 3 |
1.2.4 トランジスタレベル設計 3 |
1.2.5 レイアウト設計とデザインルールチェック 4 |
1.3 チップ実現方式の選択と留意すべき事項 4 |
1.3.1 実現方式の選択 4 |
1.3.2 半導体プロセスの選択 5 |
1.3.3 ダイサイズ、パッケージ種類、ピン数の選択 5 |
1.3.4 セル特性の把握 5 |
第2章 HDL設計の概略 7 |
2.1 HDL設計の特徴 7 |
2.2 HDL設計の手順 8 |
2.2.1 ブロック分割 9 |
2.2.2 データパスと制御回路の設計 10 |
2.2.3 データパスと制御回路の記述 13 |
2.2.4 検証、論理合成 13 |
2.3 HDLの種類と特徴 14 |
2.3.1 VHDL 14 |
2.3.2 VerilogHDL 15 |
2.3.3 SFL 15 |
第3章 HDLの構文と意味 16 |
3.1 例による概略説明 16 |
3.1.1 半加算器のHDL記述 16 |
3.1.2 全加算器のHDL記述 18 |
3.1.3 4ビット加算器のHDL記述 19 |
3.1.4 4ビット加算器の動作記述 20 |
3.1.5 4ビット加算器のテストベンチ 22 |
3.1.6 4ビット加算器のシミュレーション 23 |
3.1.7 HDLの役割 23 |
3.2 VHDL/VerilogHDLの構文と意味 26 |
3.2.1 デザインエンティティ/モジュール 27 |
3.2.2 オブジェクト、タイプ 28 |
3.2.3 演算子、式 32 |
3.2.4 コンカレント信号代入文/assign文 34 |
3.2.5 条件付き信号代入文/条件演算付きassign文 35 |
3.2.6 プロセス文/alwaysブロック、initialブロック 36 |
3.2.7 シーケンシャル信号代入文/手続的ノンブロッキング代入 39 |
3.2.8 変数代入文/手続的ブロッキング代入文 40 |
3.2.9 if文 42 |
3.2.10 case文 43 |
3.2.11 for文 44 |
3.2.12 while文 45 |
3.2.13 loop文/forever文 45 |
3.2.14 wait for文/# 46 |
3.2.15 wait until文/wait文 46 |
3.2.16 wait on文/@ 47 |
3.2.17 wait文/$stop,$finish 48 |
3.2.18 ファンクション 48 |
3.2.19 プロシージャ/タスク 49 |
3.2.20 コンポーネント宣言、インスタント文、コンフィギュレーション 52 |
3.2.21 パッケージ、library節、use節 55 |
3.2.22 ´timescale,´inslude,´define 57 |
3.2.23 ファイル入出力 57 |
3.2.24 シミュレーション時間 59 |
第4章 HDLによるRTL回路の記述 61 |
4.1 データパスのHDL記述 61 |
4.1.1 デコーダ 62 |
4.1.2 エンコーダ 64 |
4.1.3 マルチプレクサ 65 |
4.1.4 セレクタ 67 |
4.1.5 トライステートバッファ 68 |
4.1.6 コンパレータ 69 |
4.1.7 加算器 71 |
4.1.8 シフタ 73 |
4.1.9 乗算器 74 |
4.1.10 ALU 76 |
4.1.11 パリティジェネレータ 77 |
4.1.12 同期リセット付きレジスタ 79 |
4.1.13 非同期リセット付きレジスタ 80 |
4.1.14 レジスタファイル 82 |
4.1.15 シフトレジスタ 84 |
4.1.16 カウンタ 87 |
4.1.17 FIFOバッファ 89 |
4.2 制御回路のHDL記述 92 |
4.2.1 ステートマシン 92 |
4.2.2 ステートマシンの内部構成 93 |
4.2.3 ステートマシンのHDL記述 94 |
4.3 タイマのHDL設計 94 |
4.3.1 タイマの仕様 94 |
4.3.2 データパス設計と記述 96 |
4.3.3 制御回路設計と記述 98 |
4.3.4 トップ階層の記述 102 |
4.3.5 テストベンチの記述 102 |
4.3.6 ハードウェアリソースを意識しない記述との比較 105 |
第5章 検証技術 114 |
5.1 テストベンチの記述 114 |
5.1.1 テストベンチの構成 114 |
5.1.2 テストパタンの記述方法 116 |
5.1.3 バスファンクションモデル 119 |
5.1.4 フルファンクションモデル 120 |
5.1.5 期待値の生成 120 |
5.2 システム検証 120 |
5.2.1 ソフトウェア/ハードウェア コ・シミュレーション 120 |
5.2.2 エミュレーション 124 |
5.3 新しい検証技術 125 |
5.3.1 サイクルベースシミュレーション 125 |
5.3.2 スタティックタイミング解析 125 |
5.3.3 フォーマルべリフィケーション 126 |
5.4.4 テストプロファイラ 127 |
第6章 論理合成技術 128 |
6.1 論理合成の概略 128 |
6.1.1 リソース割り当て、リソースシェアリング 129 |
6.1.2 レジスタ推定 130 |
6.1.3 状態コード割り当て 130 |
6.1.4 組合せ回路合成 131 |
6.1.5 論理最適化 131 |
6.1.6 テクノロジマッピング 133 |
6.2 論理合成ツールの効果的な利用法 134 |
6.2.1 制約条件の設定 134 |
6.2.2 動作環境の設定 134 |
6.2.3 エリア制約 134 |
6.2.4 タイミング制約 135 |
6.2.5 ディレイモデル 136 |
6.2.6 ドライブ能力、負荷、ファンアウト 137 |
6.2.7 状態コード割り当て 137 |
6.2.8 テクノロジマッピング制御 140 |
6.2.9 階層管理 140 |
6.2.10 制約設定のコツ 140 |
6.2.11 HDL記述上の注意点 141 |
6.3 論理合成関連技術 148 |
6.3.1 ESDA 148 |
6.3.2 動作合成 148 |
6.3.3 RTLフロアプランナ 153 |
6.3.4 タイミング、ドライブ能力調整 154 |
6.3.5 クロックツリー合成 156 |
6.3.6 データパス生成 156 |
6.3.7 テスト回路合成、テスト合成、テストデザインルールチェック 157 |
第7章 8ビットCPU”kin8”のHDL設計 160 |
7.1 仕様設計 160 |
7.1.1 外部インターフェース 160 |
7.1.2 ソフトウェアインタフェース 162 |
7.2 データパス設計 169 |
7.2.1 データ計算用データパス 169 |
7.2.2 アドレス計算用データパス 171 |
7.2.3 kin8データパス 171 |
7.3 制御回路設計 171 |
7.3.1 制御信号 172 |
7.3.2 状態遷移図 172 |
7.3.3 タイミング図 177 |
7.4 kin8の記述 180 |
7.4.1 VHDLによる記述 180 |
7.4.2 VerilogHDLによる記述 193 |
7.5 テストベンチの記述 204 |
7.5.1 VHDLによる記述 204 |
7.5.2 VerilogHDLによる記述 211 |
7.6 検証、論理合成、FPGA動作確認 216 |
7.6.1 kin8完成までの手順 216 |
7.6.2 RTLシミュレーション 216 |
7.6.3 論理合成 216 |
7.6.4 ゲートレベルシミュレーション 220 |
7.6.5 レイアウト設計 220 |
7.6.6 kin8ボードによる動作確認 220 |
付録 225 |
A)CMOS回路とレイアウト設計 225 |
1)CMOS基本回路 225 |
2)CMOSプロセス 225 |
3)設計規則 226 |
4)ライブラリ 228 |
5)論理合成とテクノロジマッピング 229 |
6)レイアウト設計とデザインルールチェック 229 |
7)バックアノテーション 229 |
B)VDECによるVLSIチップの製作 230 |
1)VDECの機構と利用できるサービス 230 |
2)CADツール 230 |
3)チップの試作手続き 231 |
4)チップ試作のための設計規則とライブラリ 231 |
C)kin8のビヘイビアモデルのVerilogHDL記述 232 |
D)制御回路の実現方法 237 |
参考図書 241 |
索引 243 |
第1章 VLSI設計の概略 |
1.1 はじめに 1 |
1.2 LSI設計段階と表現 1 |
|
6.
|
図書
|
小林稔, 中島蕃著
出版情報: |
東京 : 日刊工業新聞社, 2002.3 xi, 169p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
7.
|
図書
|
西野聰著
出版情報: |
東京 : 日刊工業新聞社, 2002.3 xi, 229, ivp ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
8.
|
図書
|
島亨, 有門経敏著
出版情報: |
吹田 : 大阪大学出版会, 2002.4 vi, 199p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
9.
|
図書
|
土肥浩著
出版情報: |
東京 : オーム社, 2003.8 vii, 233p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
10.
|
図書
|
西久保靖彦著
出版情報: |
東京 : 秀和システム, 2003.3 241p ; 21cm |
シリーズ名: |
How-nual図解入門 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
11.
|
図書
|
William J. Dally, John W. Poulton著
出版情報: |
東京 : 丸善, 2003.3 2冊 ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
12.
|
図書
|
鈴木五郎著
出版情報: |
東京 : コロナ社, 2003.3 vi, 175p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
13.
|
図書
|
「システムLSIのできるまで」編集委員会編著
出版情報: |
東京 : 日刊工業新聞社, 2002.12 180p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
14.
|
図書
|
伊東維年編著
|
15.
|
図書
|
桜庭一郎, 岡本淳共著
出版情報: |
東京 : 森北出版, 2003.11 vii, 180p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
16.
|
図書
|
英一太著
出版情報: |
東京 : シーエムシー, 2001.7 v, 232p ; 21cm |
シリーズ名: |
CMCテクニカルライブラリー |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
17.
|
図書
|
Michael Keating, Pierre Bricaud [著] ; 富士ゼロックス株式会社, NECアイシーマイコンシステム株式会社訳
出版情報: |
東京 : 丸善, 2000.9 xxvi, 322p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
18.
|
図書
|
坂詰秀昭著
出版情報: |
[東京] : 日経BP企画 , 東京 : 日経BP出版センター (発売), 2000.12 191p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
19.
|
図書
|
寺井秀一, 福井正博共著
出版情報: |
東京 : 森北出版, 2006.11 vi, 175p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
20.
|
図書
|
渡辺嘉二郎, 中村哲夫共著
出版情報: |
東京 : オーム社, 2006.2 xii, 272p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
21.
|
図書
東工大 目次DB
|
黒木幸令著
出版情報: |
東京 : 昭晃堂, 2005.10 iv, 158p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
第1章半導体集積回路とエレクトロニクス産業 |
1.1エレクトロニクス機器の進歩と半導体集積回路 1 |
1.2回路基板と集積回路 5 |
演習問題 7 |
第2章半導体の基礎 |
2.1半導体材料 8 |
2.2電子と正孔 9 |
2.3不純物添加によるキャリア密度の制御 10 |
2.4キャリアの分布 12 |
演習問題 14 |
第3章半導体内でのキャリアの動きとその制御 |
3.1オームの法則(電界によるドリフト運動)と速度限界 15 |
3.2拡散電流(濃度の濃いところから薄いところへの流れ) 17 |
3.3キャリアの発生と消滅 18 |
3.4pn接合によるキャリア注入 20 |
3.5空乏層と電界効果 22 |
演習問題 25 |
第4章アナログ増幅器 |
4.1バイポーラ・トランジスタの構造と動作原理 27 |
4.2バイポーラ・トランジスタのI-V特性 29 |
4.3増幅の原理(AC小信号特性) 30 |
4.4電流制御モード増幅回路 32 |
演習問題 39 |
第5章MOSFETの構造 40 |
5.2しきい電圧(チャネル形成に必要なゲート電圧) 41 |
5.3直流電流電圧特性 42 |
5.4飽和特性 46 |
5.5小信号増幅能力指数 47 |
5.6走行時間と動作周波数 48 |
5.7スイッチング特性と寄生容量 49 |
演習問題 52 |
第6章CMOS論理ゲート回路 |
6.1インバータとバッファ 54 |
6.2NAND回路とNOR回路 57 |
6.3排他的論理EXOR回路 59 |
6.4多入力ゲートと複合論理ゲート 61 |
6.5パストランジスタとスイッチ 63 |
6.6Dフリップ・フロップとラッチ回路 64 |
演習問題 66 |
第7章メモリ集積回路の基本構造と特性 |
7.1DRAM 67 |
7.2SRAM 70 |
7.3不揮発性メモリ 71 |
7.4マスクROMとFuse 76 |
演習問題 79 |
第8章AD/DA変換回路 |
8.1AD変換器 80 |
8.2DA変換器 82 |
8.3電荷再配分型DA変換器 85 |
8.4負帰還型AD変換器 85 |
8.5アナログ回路の精度を決める要因 87 |
演習問題 92 |
第9章集積化プロセス |
9.1ウエハの製作 93 |
9.2熱酸化 97 |
9.3熱CVD、プラズマCVD 99 |
9.4PVD 100 |
9.5不純物拡散とイオン注入 104 |
9.6リソグラフィ 107 |
9.7エッチング 113 |
9.8CMP 117 |
9.9CMOSプロセスの流れ 118 |
演習問題 120 |
第10章集積回路の設計 |
10.1デバイス設計 121 |
10.2プロセス設計 124 |
10.3基本回路セル設計 125 |
10.4ハードウェア記述言語を用いた設計と論理が合成 127 |
10.5レイアウト設計(配置配線) 128 |
10.6検証 130 |
10.7テスト容易化設計 131 |
演習問題 132 |
第11章スケーリング則の破綻と新材料・プロセスへの期待 |
11.1トランジスタのスケーリング則 133 |
11.2配線のスケーリング 134 |
11.3MOSFETの高性能化 136 |
11.4低電圧化と低消費電力化 139 |
演習問題 141 |
演習問題解答例 142 |
索引 154 |
第1章半導体集積回路とエレクトロニクス産業 |
1.1エレクトロニクス機器の進歩と半導体集積回路 1 |
1.2回路基板と集積回路 5 |
|
22.
|
図書
|
浅田邦博, 藤田昌宏共編
出版情報: |
東京 : 培風館, 2005.12 v, 147p ; 27cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
23.
|
図書
|
上西勝三著
出版情報: |
東京 : 日本理工出版会, 2001.10 ii, 4, 214p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
24.
|
図書
東工大 目次DB
|
平本俊郎編著 ; 内田建, 杉井信之, 竹内潔著
目次情報:
続きを見る
1 序論 1 |
1.1 スケーリング則とムーアの法則 2 |
1.2 集積ナノデバイスの諸問題 4 |
1.3 本書の構成 5 |
文献 5 |
2 MOSトランジスタの基礎 7 |
2.1 MOSトランジスタの構造と動作 7 |
2.1.1 MOSトランジスタの構造 7 |
2.1.2 MOSトランジスタ動作の定性的説明 8 |
2.2 MOSトランジスタの1次近似モデル 10 |
2.3 MOS容量(電荷密度と表面電位の関係) 16 |
2.3.1 フラットバンド 16 |
2.3.2 空乏電荷 17 |
2.3.3 少数キャリア 19 |
2.4 pn接合付きMOS容量の少数キャリア 21 |
2.5 長チャネルトランジスタ 23 |
2.5.1 MOSトランジスタと電位 23 |
2.5.2 チャージシートモデル 24 |
2.5.3 表面電位 26 |
2.5.4 相互コンダクタンス 28 |
2.5.5 サブスレッショルド電流 29 |
2.5.6 基板バイアス効果 31 |
2.5.7 移動度と速度 33 |
2.6 スケーリング則 39 |
2.7 短チャネルトランジスタ 40 |
2.7.1 チャージシェアモデル 41 |
2.7.2 擬2次元モデル 43 |
2.8 MOSトランジスタにおける量子効果 48 |
2.8.1 界面量子化 48 |
2.8.2 サブバンド構造 49 |
2.8.3 反転層容量 53 |
2.8.4 バリスティック輸送 55 |
2.9 まとめ 57 |
文献 57 |
3 微細トランジスタの性能向上 59 |
3.1 極薄膜Siや3次元構造Siによる新構造トランジスタ 59 |
3.1.1 FDSOIや3次元構造トランジスタのしきい値電圧と最小チャネル長 60 |
3.1.2 新構造トランジスタのしきい値電圧解析式 60 |
3.1.3 サブスレッショルド特性 67 |
3.1.4 新構造トランジスタの最小チャネル長68 |
3.1.5 Si膜厚変動のしきい値電圧への影響 74 |
3.1.6 Si膜厚が薄い場合の影響 75 |
3.1.7 FDSOIやダブルゲート構造の設計 78 |
3.1.8 素子の耐圧について 80 |
3.1.9 素子の作製プロセス 80 |
3.2 移動度向上技術(ひずみSi、新チャネル材料) 86 |
3.2.1 ひずみSi技術導入の背景と研究の歴史 87 |
3.2.2 ひずみSi技術の分類とそのプロセス 90 |
3.2.3 ひずみによる移動度向上の機構 101 |
3.2.4 移動度のひずみ量依存性 104 |
3.2.5 移動度と結晶面方位、チャネル方向の関係 106 |
3.2.6 新チャネル材料 110 |
3.2.7 Geチャネルトランジスタ 112 |
コラム1 3次元構造トランジスタの分類 114 |
コラム2 インテルのひずみSi技術について 116 |
文献 118 |
4 微細化・集積化にともなう諸問題 125 |
4.1 スケーリングによる微細化とその課題 126 |
4.1.1 スケーリングによる微細化の実現 126 |
4.1.2 微細化の性能への影響 129 |
4.1.3 微細化実現のための課題 134 |
4.2 微細MOSFETの信頼性 147 |
4.2.1 ホットキャリア効果 149 |
4.2.2 ホットキャリア効果のバイアス・温度依存性 151 |
4.2.3 ホットキャリア効果の劣化予測 153 |
4.2.4 NBTI 155 |
4.2.5 NBTIのモデル1 : 反応・拡散モデル 158 |
4.2.6 NBTIのモデル2 : 複合モデル 160 |
4.2.7 TDDB 161 |
4.2.8 TDDBの統計性 163 |
4.2.9 TDDBの寿命推定 166 |
4.3 ソフトエラー 170 |
4.3.1 ソフトエラーとは 170 |
4.3.2 微細化がソフトエラーに及ぼす影響 173 |
4.3.3 ソフトエラーの評価手法 176 |
4.4 微細トランジスタのばらつき 177 |
4.4.1 ばらつきの分類 177 |
4.4.2 不純物ばらつき 181 |
4.4.3 不純物ばらつきのモデル 182 |
4.4.4 ランダムばらつきの規格化 185 |
4.4.5 ランダムばらつきの回路への影響 188 |
4.4.6 ばらつきの対策 190 |
4.4.7 ばらつき対応設計 192 |
文献 194 |
5 将来展望 199 |
5.1 将来に向けての技術動向 199 |
5.1.1 More Moore 199 |
5.1.2 More Than Moore 200 |
5.1.3 Beyond CMOS 201 |
5.2 集積ナノデバイスマップ 201 |
5.3 将来の集積ナノデバイス候補 203 |
5.3.1 More Mooreに属する新デバイス 203 |
5.3.2 Beyond CMOSに属するデバイス候補 209 |
5.4 集積ナノデバイスのビジョンマップ 218 |
文献 220 |
索引 223 |
1 序論 1 |
1.1 スケーリング則とムーアの法則 2 |
1.2 集積ナノデバイスの諸問題 4 |
|
25.
|
図書
|
垂井康夫著
出版情報: |
東京 : 工業調査会, 2000.4 271p ; 20cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
26.
|
図書
|
鈴木八十二著
出版情報: |
東京 : 日刊工業新聞社, 2000.12 xi, 218p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
27.
|
図書
|
鈴木八十二著
出版情報: |
東京 : 日刊工業新聞社, 2005.4 vii, 146p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
28.
|
図書
東工大 目次DB
|
永田穰, 柳井久義共著
出版情報: |
東京 : コロナ社, 2005.9-2007.10 2冊 ; 22cm |
シリーズ名: |
大学講義シリーズ |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
1半導体工業の歴史と集積回路 |
1.1半導体工業の歴史 1 |
1.2集積回路の本質とその生れる必然性 8 |
2集積回路の種類 |
2.1高密度実装回路 13 |
2.2集積回路 14 |
2.3SOC技術とSIP技術 18 |
3モノリシック集積回路のあらまし |
3.1モノリシックICの構造概要 19 |
3.1.1バイポーラICの構造 22 |
3.1.2MOS-ICの構造 24 |
3.1.3CMOS-ICとBi-CMOS-ICの構造 26 |
3.2モノリシックICの製造方法の概要 26 |
3.2.1バイポーラICのプロセスの概要 27 |
3.2.2MOS-ICのプロセスの概要 30 |
3.3モノリシックICの断面構造の詳細 31 |
演習問題 32 |
4pn接合とMOS構造 |
4.1基本構造としてのpn接合とMOS構造 34 |
4.2pn接合とその形成 35 |
4.3pn接合の特性 37 |
4.3.1空乏層の広がり 37 |
4.3.2空乏層の接合容量 42 |
4.3.3pn接合を流れる電流と整流特性 44 |
4.3.4耐圧特性および降伏電圧 48 |
4.4pn接合とバイポーラトランジスタ 52 |
4.5MOS構造とその形成 54 |
4.6MOS構造の特性 55 |
4.6.1電圧印加時の表面電位のふるまい 55 |
4.6.2MOS容量のC-V特性としきい値電圧 60 |
4.6.3チャネルの形成とチャネルコンダクタンス 64 |
4.7MOSトランジスタ 66 |
補足事項 68 |
演習問題 74 |
5半導体モノリシックICの製造技術 |
5.1はじめに 76 |
5.2シリコン単結晶とウェーハ 77 |
5.2.1シリコンの性質 77 |
5.2.2シリコンウェーハの作製 79 |
5.3酸化と酸化膜の性質 83 |
5.3.1酸化膜の形成法と酸化速度 83 |
5.3.2酸化膜の性質 87 |
5.3.3熱酸化による表面形状の変化(段差) 91 |
5.4ホトレジスト加工 92 |
5.4.1ホトレジスト材料 92 |
5.4.2ホトレジスト加工の手順 93 |
5.4.3ホトレジスト加工の精度 95 |
5.4.4微細加工とドライブプロセス 97 |
5.5熱拡散とイオン打込み 100 |
5.5.1不純物元素のドーピング 100 |
5.5.2熱拡散の方法 102 |
5.5.3熱拡散の理論 105 |
5.5.4拡散技術の応用 110 |
5.5.5イオン打込み(イオン注入) 114 |
5.6エピタキシャル成長とCVD技術 121 |
5.6.1エピタキシャル成長法 121 |
5.6.2エピタキシャル成長の応用と問題点 127 |
5.6.3ケミカルベーパデポジション(CVD) 128 |
5.7金属膜の形成と配線技術 132 |
5.7.1配線工程と配線材料 133 |
5.7.2真空蒸着とスパッタリングの装置 135 |
5.7.3多層配線技術とCMP技術 137 |
補足事項 140 |
演習問題 141 |
6半導体モノリシックICの構成素子 |
6.1アイソレーションとプレーナ構造 143 |
6.2モノリシック抵抗 145 |
6.2.1構造と特性 145 |
6.2.2バターン設計と抵抗値の精度 146 |
6.2.3寄生素子の周波数特性 150 |
6.2.4モノリシック抵抗のその他の形 155 |
6.3モノリシック・コンデンサ 156 |
6.3.1構造と特性 156 |
6.3.2パターン設計と容量値 157 |
6.4配線およびインダクタンス 161 |
6.4.1配線とその特性 161 |
6.4.2インダクタンス 164 |
6.5MOSトランジスタ 167 |
6.5.1構造と特性 168 |
6.5.2パターン設計とホトマスク 172 |
6.5.3プロセス設計としきい値電圧 174 |
6.5.4寄生素子およびその他の効果 176 |
6.5.5MOSロランジスタの種々の構造 179 |
6.6バイポーラトランジスタ 184 |
6.6.1構造と特性 185 |
6.6.2バターン設計とホトマスク 192 |
6.6.3寄生素子とその影響 197 |
6.6.4pnpトランジスタ 201 |
6.7モノリシックダイオード 204 |
6.7.1モノリシックダイオードの種類 205 |
6.7.2モノリシックダイオードの特性 206 |
6.7.3ツェナーダイオード 208 |
補足事項 209 |
演習問題 210 |
7半導体モノリシックICのパターン設計 |
7.1モノリシック集積回路の構成 213 |
7.2レイアウト設計とその手順 219 |
7.3回路パターンのICチップ上への転写技術 227 |
7.3.1マスク原図の製作と転写プロセス 229 |
7.3.2転写技術の精度 231 |
補足事項 235 |
演習問題 241 |
参考文献 |
演習問題解答 |
索引 |
1半導体工業の歴史と集積回路 |
1.1半導体工業の歴史 1 |
1.2集積回路の本質とその生れる必然性 8 |
|
29.
|
図書
東工大 目次DB
|
桜井至著
出版情報: |
西東京 : テクノプレス, 2007.11 xvi, 389p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
第1章 デジタル信号処理と基本論理 1 |
1-1 デジタル信号処理技術 2 |
1-1-1 デジタル信号処理システム 4 |
1-1-2 センサー 5 |
1-1-3 信号のサンプリング 5 |
1-1-4 A/D変換 6 |
1-1-5 D/A変換 8 |
1-1-6 デジタル信号処理部 10 |
1-1-7 CPU 11 |
1-1-8 クロック生成 12 |
1-1-9 デジタル・システムの構成例 13 |
1-2 デジタル信号 15 |
1-2-1 2進数 15 |
1-2-2 2進数による負の表現 18 |
1-3 基本論理 19 |
1-3-1 否定(NOT) 19 |
1-3-2 論理積(AND) 20 |
1-3-3 論理和(OR) 20 |
1-3-4 排他的論理和(XOR) 21 |
1-4 論理式 22 |
1-4-1 ブール代数 22 |
1-4-2 カルノー図 23 |
1-4-3 組み合わせ論理回路 25 |
1-4-4 順序回路 25 |
1-5 第1章のまとめ 30 |
第2章 CMOSトランジスタと半導体集積回路 31 |
2-1 シリコン半導体 31 |
2-1-1 PN接合ダイオード 33 |
2-2 MOSトランジスタ 34 |
2-2-1 CMOSトランジスタ 36 |
2-2-2 CMOSによる基本論理 39 |
2-2-3 スリーステートとトランスミッション・ゲート 41 |
2-2-4 論理値とストレングス 42 |
2-2-5 CMOSオペアンプ 45 |
2-3 半導体集積回路LSI 46 |
2-3-1 半導体プロセス 47 |
2-3-2 半導体集積回路の分類 48 |
2-3-3 ゲートアレイ 50 |
2-3-4 スタンダードセル 52 |
2-3-5 エンベディッド・アレイ 53 |
2-3-6 FPGA/CPLD 54 |
2-4 メモリ 56 |
2-4-1 DRAM 56 |
2-4-2 SRAM 57 |
2-4-3 ROM 58 |
2-5 LSIのパッケージ 58 |
2-5-1 入出力端子 59 |
2-5-2 ラッチアップ 60 |
2-6 第2章のまとめ 61 |
第3章 設計自動化とHDLの基礎 63 |
3-1 コンピュータによる設計自動化の進展 63 |
3-1-1 レイアウト設計の自動化 66 |
3-1-2 ゲートレベル設計の自動化 68 |
3-1-3 RTL設計の自動化 70 |
3-1-4 設計資産IPの利用 73 |
3-1-5 動作設計の自動化 75 |
3-1-6 設計レベルと合成タスク 77 |
3-2 LSI設計フロー 77 |
3-3 ハードウェア記述言語HDLの基本要素 83 |
3-3-1 Verilog-HDLの背景 84 |
3-3-2 SystemCの背景 85 |
3-3-3 設計記述レベル 85 |
3-3-4 SystemCとVerilog-HDLの位置づけ 89 |
3-4 HDLの基本要素 90 |
3-4-1 モジュール(回路ブロック) 90 |
3-4-2 プロセス 92 |
3-4-3 信号 93 |
3-4-4 変数 97 |
3-5 HDLシミュレータによる検証 98 |
3-5-1 デバッグ機能 98 |
3-6 第3章のまとめ 101 |
第4章 SystemCの基本構文 103 |
4-1 実行手順 103 |
4-2 基本構造 106 |
4-3 SC_MODULE 107 |
4-3-1 コンストラクタ 109 |
4-4 プロセス 110 |
4-4-1 SC_CTHREAD 110 |
4-4-2 SC_THREAD 112 |
4-4-3 SC_METHOD 113 |
4-5 データタイプ 115 |
4-5-1 整数データタイプ 115 |
4-5-2 ビット・データタイプ 116 |
4-5-3 論理データタイプ 116 |
4-5-4 C++整数データタイプ 116 |
4-5-5 配列 117 |
4-5-6 データタイプの変換 118 |
4-5-7 構造タイプ 119 |
4-6 信号と変数 120 |
4-6-1 信号 120 |
4-6-2 変数 121 |
4-7 sc_fifoチャネル 122 |
4-7-1 sc_fifoの基本構造 122 |
4-7-2 sc_fifo_in<> 122 |
4-7-3 sc_fifo_out<> 123 |
4-7-4 sc_fifo<> 124 |
4-8 イベント 125 |
4-8-1 wait()文 125 |
4-8-2 sc_eventとnotify() 126 |
4-9 演算子 127 |
4-9-1 算術演算子 127 |
4-9-2 ビット演算子 128 |
4-9-3 関係演算子 128 |
4-9-4 論理演算子 128 |
4-9-5 シフト演算子 129 |
4-9-6 ビット選択/パート選択 129 |
4-10 ループ文 129 |
4-10-1 for文 130 |
4-10-2 while文 130 |
4-10-3 do~while文 131 |
4-10-4 break文、continue文 131 |
4-11 条件文 132 |
4-11-1 if文 132 |
4-11-2 switch文 132 |
4-11-3 条件演算子 133 |
4-12 関数 134 |
4-12-1 関数のオーバーロード 136 |
4-12-2 関数テンプレート 137 |
4-13 クラス 138 |
4-13-1 オブジェクトの作成 139 |
4-13-2 アクセス指示子 139 |
4-14 演算子のオーバーロード 140 |
4-15 テンプレート・クラス 141 |
4-16 シミュレーション制御構文 144 |
4-16-1 時間単位の指定 145 |
4-16-2 sc_simulation_time()/sc_time_stamp() 145 |
4-16-3 sc_clock 146 |
4-16-4 sc_time 146 |
4-16-5 sc_start/sc_stop 147 |
4-16-6 sc_trace 147 |
4-17 階層構造 148 |
4-17-1 階層接続 148 |
4-17-2 sc_main() 149 |
4-17-3 SC_MODULEからのインスタンス呼び出し 151 |
4-18 第4章のまとめ 152 |
第5章 Verilog-HDLの基本構文 155 |
5-1 字句に関する規約 155 |
5-1-1 識別子 156 |
5-2 コメント 156 |
5-2-1 定数 156 |
5-2-2 文字列 157 |
5-3 モジュール 158 |
5-4 データタイプ 160 |
5-4-1 論理値 160 |
5-4-2 レジスタとネット 160 |
5-4-3 配列 162 |
5-4-4 整数と実数 162 |
5-4-5 パラメータ 163 |
5-5 式 164 |
5-5-1 演算子一覧 164 |
5-5-2 演算子 165 |
5-6 代入文 168 |
5-6-1 継続代入文 169 |
5-6-2 手続き的代入文 169 |
5-7 プロセス 170 |
5-7-1 手続き文 171 |
5-7-2 ブロック文 172 |
5-7-3 ブロックの消去 174 |
5-7-4 if文 175 |
5-7-5 case文 176 |
5-7-6 ループ文 177 |
5-7-7 手続き的タイミング制御 179 |
5-8 階層構造 181 |
5-8-1 モジュールのインスタンス化 182 |
5-8-2 モジュール・パラメータ 183 |
5-9 サブプログラム 184 |
5-9-1 ファンクション 184 |
5-9-2 タスク 185 |
5-10 ゲートレベルのモデル化 186 |
5-10-1 組み込みプリミティブ 187 |
5-11 ユーザ定義プリミティブ 189 |
5-12 組み込みサブプログラムとコンパイル指示子 192 |
5-12-1 組み込みタスクとファンクション 192 |
5-12-2 コンパイル指示子 194 |
5-13 第5章のまとめ 196 |
第6章 基本の記述スタイル 197 |
6-1 組み合わせ回路 197 |
6-1-1 デコーダ 198 |
6-1-2 エンコーダ 201 |
6-1-3 マルチプレクサ 205 |
6-1-4 パリティ 206 |
6-1-5 コンパレータ 208 |
6-1-6 算術演算 210 |
6-2 順序回路記述 22 |
6-2-1 DFF 213 |
6-2-2 ラッチ 216 |
6-2-3 シフトレジスタ 217 |
6-2-4 バイナリ・カウンタ 219 |
6-2-5 BCDカウンタ 221 |
6-2-6 パラレル‐シリアル変換 224 |
6-2-7 状態遷移マシン 226 |
6-3 ROM 232 |
6-3-1 セブンセグメント・ディスプレイ 233 |
6-4 RAM 235 |
6-5 テストベンチ 236 |
6-5-1 テストベンチの構造 236 |
6-5-2 時間と論理値によるテストベクタ 238 |
6-5-3 テストデータの読み込みによるテストベクタ 241 |
6-5-4 プログラム的な記述 251 |
6-6 第6章のまとめ 253 |
第7章 システム設計と動作合成 255 |
7-1 アルゴリズム/仕様設計 256 |
7-1-1 Matlab 256 |
7-1-2 UML 256 |
7-2 SystemC設計フロー 258 |
7-3 SystemC TLM検証 261 |
7-4 動作合成可能なBCA記述の作成 263 |
7-4-1 ハンドシェイキングの付加 264 |
7-4-2 サイクル精度記述 266 |
7-5 動作合成の実行 268 |
7-5-1 スケジューリング 269 |
7-5-2 ループの並列化 270 |
7-5-3 メモリ・マッピング 271 |
7-5-4 リソースの割り付けと共有化 272 |
7-5-5 パイプライン化 273 |
7-5-6 RTL出力処理 273 |
7-5-7 動作IPの使用 274 |
7-6 SystemCの動作記述例 275 |
7-6-1 アルゴリズム記述例 276 |
7-6-2 sc_fifoを用いたTLM検証例 278 |
7-6-3 インターフェイスの検討 286 |
7-6-4 動作合成モデルの作成 288 |
7-6-5 動作合成の実行 292 |
7-7 第7章のまとめ 293 |
第8章 RTL設計と論理合成 295 |
8-1 RTL設計 295 |
8-1-1 記述スタイル・チェック 296 |
8-1-2 プロパティ・チェック 297 |
8-2 RTL構造の検討 299 |
8-3 論理合成 308 |
8-3-1 設計制約条件 308 |
8-3-2 リソースの割り付けと共有化 309 |
8-3-3 レジスタ・インファレンス 310 |
8-3-4 演算順序の最適化 311 |
8-3-5 状態マシン合成 312 |
8-3-6 構造化と平坦化 312 |
8-3-7 冗長論理の削除 313 |
8-3-8 テクノロジ・マッピング 313 |
8-4 タイミング解析 315 |
8-4-1 遅延モデル 315 |
8-4-2 動作環境 318 |
8-4-3 タイミング・チェック 319 |
8-4-4 スタティック解析 vs ダイナミック解析 321 |
8-4-5 タイミング・パス 322 |
8-4-6 仮想配線モデル 325 |
8-4-7 階層構造に対する最適化 327 |
8-5 低消費電力化 328 |
8-5-1 消費電力モデル 329 |
8-5-2 スイッチング情報 331 |
8-5-3 消費電力の低減 333 |
8-6 テスト容易化設計 335 |
8-6-1 故障モデル 336 |
8-6-2 可制御性と可観測性 337 |
8-6-3 故障検出 338 |
8-6-4 スキャン設計 340 |
8-6-5 IPコアのテスト 344 |
8-6-6 Iddqテスト 344 |
8-6-7 BIST 345 |
8-6-8 バウンダリ・スキャン 346 |
8-7 第8章のまとめ 348 |
第9章 ゲートレベル検証とレイアウト設計 349 |
9-1 ゲートレベル検証 349 |
9-1-1 ゲートレベル・シミュレーション 350 |
9-1-2 等価検証 352 |
9-1-3 タイミング解析 353 |
9-2 レイアウト設計 354 |
9-2-1 フロアプランナー 355 |
9-2-2 フォワード・アノテーション 356 |
9-2-3 自動配置配線 357 |
9-2-4 バック・アノテーション 359 |
9-2-5 レイアウト後の再論理最適化 361 |
9-2-6 フィジカル合成 362 |
9-2-7 ECO 363 |
9-2-3 サインオフ検証 363 |
9-3 シグナル・インテグリティ解析とレイアウト検証 364 |
9-3-1 クロストーク解析 364 |
9-3-2 IRドロップ解析 365 |
9-3-3 エレクトロ・マイグレーション解析 365 |
9-3-4 DRC 365 |
9-3-5 LVS 366 |
9-4 製造工程 367 |
9-4-1 歩留まりとチップ単価 367 |
9-4-2 DFM 368 |
9-5 第9章のまとめ 369 |
付録 SystemCのインストール 371 |
A-1 Linuxへのインストール 371 |
A-2 参考文献 374 |
375 |
第1章 デジタル信号処理と基本論理 1 |
1-1 デジタル信号処理技術 2 |
1-1-1 デジタル信号処理システム 4 |
|
30.
|
図書
東工大 目次DB
|
白土義男著
出版情報: |
東京 : 東京電機大学出版局, 2008.3 viii, 296p ; 24cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
第1章 電子回路とIC |
1.1 電子回路の構成要素 1 |
1.2 個別部品回路からICへ 3 |
1.3 ディジタルICの内部構造 5 |
1.4 ディジタルICのパッケージ(外形構造) 7 |
1.5 ICピンの役割 9 |
第2章 ディジタル回路とIC |
2.1 ディジタル回路とアナログ回路 12 |
2.2 ディジタルICの種類 15 |
第3章 ゲートとMIL記号 |
3.1 2値論理回路とMIL記号 21 |
3.2 ゲートIC 24 |
3.3 論理動作の変換と入/出力ピンの拡張 31 |
3.4 ゲートを使ったパルス回路 38 |
第4章 JIS C 0617/IEC 60617規格による2値論理素子図記号 |
4.1 2値論理素子図記号のあらまし 42 |
4.2 2値論理素子図記号の表記方法 44 |
第5章 ディジタルICの電気的特性,および取り扱い上の注意 |
5.1 IC規格の読み方 53 |
5.2 ICの使用条件,環境など 66 |
第6章 フリップフロップ |
6.1 R-S-FF 67 |
6.2 T-FF 69 |
6.3 ラッチ 70 |
6.4 D-FF 73 |
6.5 J-K-FF 74 |
6.6 FF機能の相互変換 76 |
第7章 マルチバイブレータ |
7.1 単安定マルチバイブレータ 79 |
7.2 無安定マルチバイブレータ 81 |
第8章 レジスタ/シフトレジスタ |
8.1 FFを使ったレジスタ 88 |
8.2 直列入力/並列出力シフトレジスタ 92 |
8.3 並列入力/直列出力シフトレジスタ 93 |
8.4 並列入力/並列出力双方向シフトレジスタ 95 |
第9章 エンコーダ/デコーダ |
9.1 2進数,BCDコード,16進数 98 |
9.2 エンコーダ 100 |
9.3 デコーダ 103 |
9.4 BCD→7セグメントデコーダ/ドライバ 105 |
第10章 カウンタ(計数回路) |
10.1 2進カウンタ 108 |
10.2 N進カウンタ(1/Nカウンタ) 111 |
10.3 カウンタICの種類と機能 115 |
10.4 汎用カウンタIC 118 |
10.5 カウンタICの多桁接続 121 |
10.6 特殊なカウンタ 124 |
第11章 マルチプレクサ/デマルチプレクサ |
11.1 ディジタルマルチプレクサ 133 |
11.2 アナログスイッチ 134 |
11.3 アナログマルチプレクサ/デマルチプレクサ 136 |
第12章 算術演算回路 |
12.1 加算器 138 |
12.2 パリティゼネレータ 140 |
12.3 ディジタルコンパレータ 141 |
第13章 スイッチドキャパシタフィルタ |
13.1 スイッチドキャパシタ 145 |
13.2 スイッチドキャパシタフィルタ 147 |
第14章 オーディオ回路 |
14.1 ディジタルアンプ 153 |
14.2 ディジタル可変抵抗器 158 |
第15章 電源回路 |
15.1 チャージポンプ直流レギュレータ 160 |
15.2 スイッチング直流レギュレータ 164 |
15.3 マイクロプロセッサ監視回路 168 |
第16章 ディジタルとアナログの変換 |
16.1 D/A変換 171 |
16.2 A/D変換 177 |
第17章 インタフエース |
17.1 異なる電源系統の論理レベルインタフェース 188 |
17.2 トランジスタ/FET,フォトカプラなどによるインタフェース 191 |
17.3 機械的接点とのインタフェース 194 |
17.4 バスドライバ/バススイッチ 196 |
17.5 シリアルインタフェース 200 |
第18章 特定用途のLSI |
18.1 ディジタル電圧計 205 |
18.2 周波数カウンタ 207 |
第19章 ICメモリ |
19.1 ICメモリの種類 210 |
19.2 RAM 211 |
19.3 ROM 228 |
第20章 CPUとマイコン回路の働き |
20.1 マイコン回路の構成要素 233 |
20.2 CPUの内部構造 236 |
20.3 マイコン回路の働き 239 |
20.4 プログラムの流れと割り込み 245 |
第21章 ワンチツプマイコン |
21.1 PIC16F84A 250 |
21.2 H8/3048F 264 |
第22章 マシン語とアセンブラ |
22.1 プログラムがCPUに組み込まれるまで 280 |
22.2 アセンブル作業の流れ 282 |
参考文献 292 |
索引 293 |
第1章 電子回路とIC |
1.1 電子回路の構成要素 1 |
1.2 個別部品回路からICへ 3 |
|
31.
|
図書
|
大幸秀成著
出版情報: |
東京 : CQ出版, 2008.4 255p ; 21cm |
シリーズ名: |
半導体シリーズ |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
32.
|
図書
東工大 目次DB
|
大山英典 [ほか] 共著
出版情報: |
東京 : 森北出版, 2008.4 viii, 189p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
第1章 集積回路の現状と課題 1 |
1.1 半導体市場と技術動向 1 |
1.2 設計と信頼性技術の現状 2 |
1.3 各章の概要とその関連性 5 |
章のまとめ 5 |
第2章 集積回路の基礎 6 |
2.1 半導体の種類 6 |
2.2 Si半導体 7 |
2.2.1 電気的性質 7 |
2.2.2 pn接合 9 |
2.3 Siデバイスの動作原理 11 |
2.3.1 バイポーラトランジスタ 11 |
2.3.2 MOS形電界効果トランジスタ 14 |
2.4 集積回路 21 |
2.4.1 分類 21 |
2.4.2 構造 23 |
章のまとめ 26 |
第3章 MOS集積回路の構成と設計技術 27 |
3.1 ディジタル回路 27 |
3.1.1 インバータ回路 27 |
3.1.2 NAND回路とNOR回路 29 |
3.1.3 無安定マルチバイブレータ回路 30 |
3.2 アナログ回路 33 |
3.2.1 電流ミラー回路 33 |
3.2.2 カスコード電流ミラー回路 34 |
3.2.3 差動増幅回路 35 |
3.3 集積回路の設計 37 |
3.3.1 ディジタル集積回路の設計 37 |
3.3.2 アナログ集積回路の設計 39 |
3.4 回路シミュレーション 41 |
3.4.1 SPICEによる回路解析 41 |
3.5 レイアウト設計 52 |
3.5.1 寄生効果の抑止 52 |
3.5.2 マッチング特性の向上 59 |
3.5.3 ノイズ耐性の向上 61 |
3.5.4 パターンの保護 62 |
章のまとめ 63 |
第4章 MOS集積回路の製造技術 64 |
4.1 製造環境 64 |
4.1.1 クリーンルームの定義とクリーン度の分類 65 |
4.1.2 クリーンルームの形態 69 |
4.1.3 作業者からの発塵 69 |
4.1.4 入室管理 71 |
4.1.5 クリーンルームの精度管理 72 |
4.2 洗浄技術 73 |
4.2.1 洗浄の目的 73 |
4.2.2 洗浄の方法 73 |
4.3 成膜技術 75 |
4.3.1 熱酸化 76 |
4.3.2 スパッタリング 78 |
4.3.3 化学気相成長 81 |
4.3.4 めっき 83 |
4.3.5 塗布 83 |
4.4 リソグラフィ技術 84 |
4.4.1 リソグラフィ技術の必要性 84 |
4.4.2 フォトリソグラフィ工程の手順 84 |
4.4.3 露光装置 86 |
4.4.4 縮小投影レンズと解像力 87 |
4.4.5 液浸技術 88 |
4.4.6 アライメント精度と露光装置との関係 89 |
4.4.7 マスク 90 |
4.4.8 レジスト 92 |
4.5 エッチング技術 93 |
4.5.1 ウェットエッチング 95 |
4.5.2 ドライエッチング 96 |
4.6 ドーピング技術 99 |
4.6.1 熱拡散 100 |
4.6.2 イオン注入 101 |
4.6.3 ドーピングの精度 104 |
4.7 配線技術 105 |
4.8 組立技術 110 |
4.8.1 ダイシング 111 |
4.8.2 ダイボンディング 113 |
4.8.3 ワイヤボンディング 117 |
4.8.4 封止 120 |
章のまとめ 125 |
第5章 MOS集積回路の信頼性技術 126 |
5.1 半導体デバイスの信頼性 126 |
5.1.1 信頼性の定義 126 |
5.1.2 信頼度と故障率 126 |
5.1.3 ワイブル分布による故障データの解析方法 130 |
5.1.4 半導体デバイスの故障率 134 |
5.1.5 故障率の予測法 135 |
5.2 半導体デバイスの信頼性評価 137 |
5.2.1 信頼性試験の目的 137 |
5.2.2 信頼性試験 140 |
5.2.3 加速試験 141 |
5.3 静電破壊 144 |
5.3.1 種類と試験方法 144 |
5.3.2 対策 147 |
5.4 エレクトロマイグレーション 150 |
5.4.1 物理モデル 150 |
5.4.2 AlとCu配線のエレクトロマイグレーション 152 |
5.4.3 ヴィアのエレクトロマイグレーション 152 |
5.4.4 ドリフト現象 153 |
5.4.5 対策 154 |
5.5 ストレスマイグレーション 155 |
5.5.1 物理モデル 155 |
5.5.2 AlとCu配線のストレスマイグレーション 158 |
5.5.3 対策 159 |
5.6 酸化膜経時破壊 160 |
5.6.1 物理モデル 167 |
5.6.2 絶縁破壊特性 162 |
5.6.3 故障原因と対策 163 |
5.7 ホットキャリア 167 |
5.7.1 物理モデル 167 |
5.7.2 デバイス特性の劣化 168 |
5.7.3 対策 170 |
5.8 負バイアス温度不安定性 173 |
5.8.1 物理モデル 173 |
5.8.2 特性劣化と対策 174 |
5.9 放射線照射 175 |
5.9.1 損傷の種類 175 |
5.9.2 トータルドーズ効果 175 |
5.9.3 シングルイベント効果 176 |
5.9.4 対策 177 |
5.10 機械的応力 178 |
5.10.1 pn接合の漏れ電流 178 |
5.10.2 多結晶シリコンの抵抗 178 |
5.11 集積回路の故障原因と対策 180 |
章のまとめ 182 |
参考文献 183 |
索引 185 |
第1章 集積回路の現状と課題 1 |
1.1 半導体市場と技術動向 1 |
1.2 設計と信頼性技術の現状 2 |
|
33.
|
図書
|
廣瀬全孝編著
出版情報: |
東京 : オーム社, 2001.9 vi, 163p ; 26cm |
シリーズ名: |
新世代工学シリーズ |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
34.
|
図書
|
麻生明編著
出版情報: |
東京 : 工業調査会, 2000.5 251p ; 19cm |
シリーズ名: |
K books ; 155 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
35.
|
図書
|
VDEC監修 ; 浅田邦博編 ; 越智裕之, 池田誠, 小林和淑著
出版情報: |
東京 : 培風館, 2000.6 v, 141p ; 27cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
36.
|
図書
|
猪飼國夫, 桑野雅彦編著
|
37.
|
図書
|
土肥俊郎編著
出版情報: |
東京 : 工業調査会, 2001.1 362p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
38.
|
図書
|
谷本哲三, 常深信彦共著
出版情報: |
東京 : 森北出版, 2001.10 vii, 253p ; 22cm |
シリーズ名: |
工学基礎のための電子回路 ; 2 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
39.
|
図書
東工大 目次DB
|
高木直史著
目次情報:
続きを見る
刊行のことば |
はしがき |
1. VLSIアルゴリズムと並列処理 |
1.1 VLSIアルゴリズムとその重要性 1 |
1.2 VLSIアルゴリズムの例 -加算の場合- 3 |
1.3 VLSIアルゴリズムにおける並列処理 5 |
1.4 VLSIアルゴリズムの評価 8 |
1.5 2進表現 11 |
2. 加算のVLSIアルゴリズム |
2.1 ビット直列加算と順次桁上げ加算 13 |
2.2 桁上げ飛越し加算 15 |
2.3 桁上げ選択加算と条件求和加算 17 |
2.4 桁上げ先見加算 20 |
2.5 並列プレフィクス加算 23 |
2.6 ビット直列型演算のVLSIアルゴリズム 27 |
2.7 繰返し加算の高速化 30 |
2.7.1 桁上げ保存加算 30 |
2.7.2 冗長2進加算 30 |
2.7.3 冗長位取り表現 32 |
2.8 まとめ 33 |
章末問題 34 |
3. 乗算のVLSIアルゴリズム |
3.1 逐次型乗算と配列型乗算 35 |
3.2 乗数のリコードによる部分積の削減 38 |
3.3 部分積の累算の並列化 40 |
3.3.1 累算系列を二本にした配列型乗算 41 |
3.3.2 バランス木を用いた乗算 42 |
3.3.3 Wallace木を用いた乗算 43 |
3.3.4 4-2加算木を用いた乗算 45 |
3.3.5 冗長2進加算木を用いた乗算 46 |
3.4 素子数のオーダーの小さな対数段乗算アルゴリズム 46 |
3.4.1 素子数がO( n log2 3 ) の対数段乗算アルゴリズム 46 |
3.4.2 素子数がO( n log n log log n ) の対数段乗算アルゴリズム 48 |
3.5 テーブル参照を用いた乗算 52 |
3.6 積和演算および繰返し乗算の高速化 52 |
3.6.1 積和演算の高速化 52 |
3.6.2 中間積のリコードによる繰返し乗算の高速化 53 |
3.6.3 Distributed Arithmetic 54 |
3.6.4 剰余表現の利用 55 |
3.7 まとめ 58 |
章末問題 59 |
4. 除算および開平のVLSIアルゴリズム |
4.1 減算シフト型除算法 61 |
4.1.1 基数2の回復型除算法 62 |
4.1.2 基数2の非回復型除算法 64 |
4.1.3 SRT除算法 65 |
4.1.4 桁上げ保存加算による高速化 67 |
4.1.5 商の on-the-fly 変換 68 |
4.1.6 逐次型除算器と配列型除算器 70 |
4.2 高基数減算シフト型除算法 72 |
4.2.1 商選択関数 72 |
4.2.2 高基数減算シフト型除算法の例 73 |
4.2.3 乗算器を用いた高基数減算シフト型除算法 75 |
4.3 乗算型除算法 76 |
4.3.1 Newton法に基づく除算法 76 |
4.3.2 Goldschmidtの除算法 77 |
4.3.3 Chenの除算法 77 |
4.3.4 逆数の近似値の生成 78 |
4.3.5 乗算型除算器 79 |
4.4 開平のVLSIアルゴリズム 79 |
4.4.1 減算シフト型開平法 80 |
4.4.2 乗算型開平法 81 |
4.4.3 積和演算の繰返しによる開平法 82 |
4.5 平方根の逆数計算のVLSIアルゴリズム 83 |
4.6 対数表現を用いた高速計算 84 |
4.7 まとめ 85 |
章末問題 86 |
5. 初等関数計算のVLSIアルゴリズム |
5.1 演算数の範囲の縮小 88 |
5.2 多項式近似による初等関数計算 89 |
5.2.1 多項式近似 89 |
5.2.2 乗数変形乗算による冪乗計算 91 |
5.3 三角関数計算のためのCORDIC法 94 |
5.3.1 正弦および余弦の計算 95 |
5.3.2 逆正接の計算 100 |
5.3.3 統一アルゴリズム 101 |
5.4 指数・対数関数計算のためのSTL法 102 |
5.5 初等関数計算の対数段回路アルゴリズム 106 |
5.6 まとめ 110 |
章末問題 110 |
6. 剰余系演算のVLSIアルゴリズム |
6.1 加算剰余算のVLSIアルゴリズム 111 |
6.2 乗算剰余算のVLSIアルゴリズム 114 |
6.2.1 乗算のあとに剰余計算を行う方法 114 |
6.2.2 乗算と剰余計算をインタリーブした方法 115 |
6.2.3 Montgomery法 119 |
6.3 冪乗剰余算のアルゴリズム 122 |
6.4 剰余系除算のアルゴリズム 122 |
6.5 ガロア体上の諸演算のVLSIアルゴリズム 125 |
6.5.1 ガロア体 GF(2m) 125 |
6.5.2 多項式基底による乗算 127 |
6.5.3 正規基底による乗算 129 |
6.5.4 冪乗算および除算 132 |
6.6 まとめ 133 |
章末問題 133 |
7. シストリックアルゴリズム |
7.1 シストリックアルゴリズムとは 134 |
7.2 多項式乗算の一次元シストリックアルゴリズム 137 |
7.3 行列の積和演算の二次元シストリックアルゴリズム 144 |
7.4 順位付けの一次元シストリックアルゴリズム 147 |
7.5 シストリックアルゴリズムの計算能力 152 |
7.6 まとめ 153 |
章末問題 154 |
8. 機能メモリアルゴリズム |
8.1 機能メモリとは 155 |
8.2 集合に対する基本的操作の機能メモリアルゴリズム 158 |
8.3 大小比較検索と最大値・最小値検索のアルゴリズム 162 |
8.3.1 大小比較検索 162 |
8.3.2 最大値・最小値検索 164 |
8.4 算術演算のアルゴリズム 166 |
8.4.1 外部加算 166 |
8.4.2 内部加算 169 |
8.4.3 内部比較 170 |
8.4.4 外部乗算 172 |
8.4.5 内部乗算 173 |
8.5 まとめ 174 |
章末問題 175 |
参考文献 176 |
章末問題略解 182 |
索引 187 |
刊行のことば |
はしがき |
1. VLSIアルゴリズムと並列処理 |
|
40.
|
図書
|
小谷教彦, 西村正共著
出版情報: |
東京 : 森北出版, 2005.6 vi, 220p ; 22cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
41.
|
図書
東工大 目次DB
|
東芝セミコンダクター社編
出版情報: |
東京 : 誠文堂新光社, 2004.1 123p ; 22cm |
シリーズ名: |
わかる半導体入門 ; 1 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
1章 まず電子機器を分解してみよう |
1-1 電子機器を分解してみよう 10 |
1-2 プリント基板を見てみよう 11 |
1-3 半導体デバイスの種類 12 |
1-4 半導体デバイスの中を見てみよう 15 |
1-5 半導体デバイスの製造工程 17 |
2章 デジタル回路とデジタル信号 |
2-1 デジタル回路とデジタル信号 20 |
2-2 デジタル信号の1と0 21 |
2-3 デジタル信号の周期と周波数 22 |
2-4 デジタル信号のビット 23 |
3章 汎用ロジックについて |
3-1 汎用ロジックの歴史 24 |
3-2 汎用ロジックの使用例 27 |
3-3 汎用ロジックのパッケージ、梱包状態 29 |
4章 CMOSロジックICの基礎 |
4-1 基本動作 30 |
4-2 構成 32 |
4-3 しきい値電圧 34 |
4-4 出力特性 35 |
4-5 伝搬遅延時間 36 |
4-6 低消費電流デバイス 37 |
4-7 動作周波数と消費電力 38 |
4-8 データシートの見方 39 |
5章 ロジックICの機能 |
5-1 ゲートとは 44 |
5-2 AND,NAND 46 |
5-3 OR,NOR 48 |
5-4 ExOR,ExNOR 50 |
5-5 インバータ 52 |
5-6 フリップフロップ 54 |
5-7 ラッチ 56 |
5-8 カウンタ 58 |
5-9 レジスタ 60 |
5-10 モノステーブルマルチバイブレータ 62 |
5-11 アナログスイッチ 64 |
5-12 バススイッチ 66 |
5-13 バッファ 68 |
5-14 デコーダ 70 |
5-15 マルチプレクサ 72 |
5-16 オープンドレイン 74 |
6章 インタフェース機能 |
6-1 入出力等価回路 76 |
6-2 トレラント機能 78 |
6-3 異電源インタフェース 79 |
7章 CMOS IC取り扱い上の注意 |
7-1 静電破壊 82 |
7-2 ラッチアップ 84 |
7-3 スロークロック 86 |
7-4 チャタリング 87 |
7-5 未使用入力端子の処理 89 |
7-6 出力短絡 90 |
7-7 電源遮断時の注意 91 |
8章 デジタルノイズとその対策 |
8-1 デジタルICの各種ノイズ 92 |
8-2 デジタルノイズ対策 94 |
9章 半導体の信頼性 |
9-1 言頼性の概念 98 |
9-2 信頼性試験 99 |
9-3 加速試験と信頼度推定 100 |
9-4 故障解析 101 |
10章 シミユレーション |
10-1 SPICE 102 |
10-2 IBIS 104 |
付録 |
付録1 故障メカニズム 106 |
付録2 配線の信頼性 107 |
付録3 ストレスマイグレーション 108 |
半導体略語集 110 |
索引 121 |
1章 まず電子機器を分解してみよう |
1-1 電子機器を分解してみよう 10 |
1-2 プリント基板を見てみよう 11 |
|
42.
|
図書
東工大 目次DB
|
高橋隆一著
出版情報: |
東京 : 共立出版, 2008.11 iv, 144p ; 26cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
注 : HM[2]の[2]は上つき文字 |
|
第1章 ハードウエアを記述するということ 1 |
1.1 ディジタルシステム設計のフロー 1 |
1.1.1 アーキテクチャ 1 |
1.1.2 計算機構成 3 |
1.1.3 IC設計のフロー 4 |
1.2 ハードウエア記述言語を使うメリット 8 |
1.3 歴史的なHDLの記述スタイル 9 |
1.3.1 CDL 10 |
1.3.2 DDL 10 |
1.3.3 AHPL 11 |
1.3.4 ISP 12 |
1.4 ハンドシェイクの記述 13 |
1.5 静的オートマトン記述 14 |
1.6 高レベル自動設計 15 |
1.7 C言語によるシステム開発と設計 19 |
参考文献 19 |
第2章 Verilog HDLの基本 21 |
2.1 Verilog HDLはどのような言語か 21 |
2.2 組合せ回路と順序回路 22 |
2.2.1 数 23 |
2.2.2 演算子と優先順位 24 |
2.2.3 assign文による組合せ回路の記述 26 |
2.2.4 function文による組合せ回路の記述 26 |
2.2.5 always文による組合せ回路の記述 28 |
2.2.6 always文による順序回路の記述 30 |
2.3 レジスタ転送レベルの動作記述 31 |
2.3.1 ブロッキング代入文とノン・ブロッキング代入文 31 |
2.3.2 always文によるステートマシンの記述 33 |
2.3.3 モジュールの記述 36 |
2.4 シミュレーション 38 |
参考文献 39 |
第3章 命令解釈実行サイクルの記述 41 |
3.1 命令の解釈実行 41 |
3.2 CISCとRISC 42 |
3.3 結線論理制御 53 |
3.4 マイクロプログラム制御 54 |
3.5 順序回路によるマイクロコードの生成HM[2] 55 |
参考文献 57 |
第4章 パイプライン化 59 |
4.1 時間並列とスループット 59 |
4.2 予約表とスケジューリング 60 |
4.3 命令解釈実行サイクルのパイプライン化 62 |
4.4 データ依存関係とハザード 76 |
参考文献 79 |
第5章 スーパースカラ 81 |
5.1 空間並列の基本構成 81 |
5.2 命令の発行 84 |
5.3 インターロック 90 |
参考文献 93 |
第6章 設計検証 95 |
6.1 命題と述語 95 |
6.2 部分正当性と停止性 97 |
6.3 帰納的アサーション法 98 |
6.4 停止性の証明 100 |
参考文献 102 |
付録 103 |
A.1 Verilog HDLの規約 103 |
A.1.1 コンパイラ指示子と予約語 103 |
A.1.2 識別子 104 |
A.2 ゲートレベルの構造記述 106 |
A.3 シミュレーションについて 111 |
A.4 記述例 113 |
A.4.1 CISC-1 113 |
A.4.2 CISC-3 125 |
参考文献 138 |
索引 139 |
注 : HM[2]の[2]は上つき文字 |
|
第1章 ハードウエアを記述するということ 1 |
|
43.
|
図書
|
岩田穆著
|
44.
|
図書
東工大 目次DB
|
角南英夫著
目次情報:
続きを見る
第1章 LSI製造プロセスとその課題 |
1.1 集積回路の大規模化 2 |
1.1.1 高集積化トレンド 2 |
1.1.2 微細加工 3 |
1.2 歩留まりと信頼性 4 |
1.2.1 歩留まりとスループット 4 |
1.2.2 欠陥発生防止 6 |
1.2.3 欠陥救済 6 |
1.2.4 信頼性 7 |
1.2.5 ソフトエラー 7 |
1.3 メモリの課題 8 |
1.3.1 DRAMの課題 10 |
1.3.2 フラッシュメモリの課題 12 |
1.4 マイクロプロセッサの課題 12 |
1.4.1 チップ当りの機能向上 13 |
1.4.2 動作周波数の向上 14 |
1.4.3 サブスレッショルド電流の抑制 16 |
1.5 MOSトランジスタの課題 16 |
1.5.1 トランジスタのスケーリング則 16 |
1.5.2 配線のスケーリング則 19 |
1.6 将来のLSI 21 |
本章のまとめ 22 |
理解度の確認 22 |
第2章 集積化プロセス |
2.1 集積化プロセスモジュール 24 |
2.2 基本の集積化プロセス 27 |
2.3 基板構造 29 |
2.3.1 ウェル構造 29 |
2.3.2 SOI基板 30 |
2.4 素子分離構造 32 |
2.4.1 LOCOS法 32 |
2.4.2 トレンチ分離 33 |
2.5 トランジスタ構造 34 |
2.5.1 ソース-ドレイン構造 34 |
2.5.2 ゲート構造 35 |
2.5.3 ひずみトランジスタ 36 |
2.6 メモリセル構造 37 |
2.6.1 DRAMセル 38 |
2.6.2 SRAMセル 39 |
2.6.3 フラッシュEEPROMセル 40 |
2.6.4 FeRAMセル 42 |
2.6.5 その他のメモリセル 42 |
2.7 ロジックゲート 43 |
2.8 多層配線 44 |
2.9 集積化総合技術 45 |
2.9.1 MOS集積回路 45 |
2.9.2 BiCMOS集積回路 45 |
2.9.3 バイポーラ集積回路 46 |
2.10 集積化プロセスの課題と対策 46 |
2.10.1 デバイス特性 47 |
2.10.2 微細加工 47 |
2.10.3 自己整合技術 49 |
2.10.4 ボーダーレス配線 50 |
2.10.5 平坦化 51 |
2.11 集積化プロセスの将来 52 |
本章のまとめ 54 |
理解度の確認 54 |
第3章 リソグラフィ |
3.1 リソグラフィの概略 56 |
3.1.1 フォトエッチング工程 56 |
3.1.2 露光装置の種類 57 |
3.1.3 エッチング 58 |
3.2 露光方式 59 |
3.2.1 光露光方式の歴史 59 |
3.2.2 超解像技術 61 |
3.2.3 近接効果補正 63 |
3.2.4 液浸露光 63 |
3.2.5 電子線描画 64 |
3.2.6 X線描画 65 |
3.2.7 EUV(X線縮小投影法) 66 |
3.2.8 イオンビーム法 66 |
3.2.9 マスク合わせ 66 |
3.3 フォトレジスト 67 |
3.3.1 レジストの特性 67 |
3.3.2 ネガ型フォトレジスト 69 |
3.3.3 ポジ型フォトレジスト 70 |
3.3.4 電子線レジスト 71 |
3.3.5 X線レジスト 72 |
3.3.6 遠紫外線(DeepUV)レジスト 72 |
3.3.7 イオンビーム用レジスト 72 |
3.3.8 無機質レジスト材料 73 |
3.3.9 化学増幅型レジスト 73 |
3.3.10 多層レジストとシリル化プロセス 74 |
3.3.11 反射防止膜 76 |
本章のまとめ 76 |
理解度の確認 76 |
第4章 エッチング |
4.1 エッチングの概略 78 |
4.2 ウェットエッチング 78 |
4.3 ドライエッチング 80 |
4.3.1 エッチングの原理 80 |
4.3.2 エッチング機構 83 |
4.3.3 反応過程 84 |
4.4 ドライエッチング装置 87 |
4.4.1 円筒型プラズマエッチング 87 |
4.4.2 マイクロ波プラズマエッチング 88 |
4.4.3 反応性イオンエッチング 88 |
4.4.4 低温エッチング 90 |
4.5 反応ガス 91 |
4.5.1 各種材料のエッチングガス 91 |
4.5.2 反応ガスの設計 92 |
4.6 ドライエッチングの課題 95 |
4.6.1 選択性 95 |
4.6.2 加工形状の制御 96 |
4.6.3 レジストの影響 96 |
4.6.4 高アスペクト比加工 97 |
4.6.5 有害不純物の除去 98 |
4.6.6 損傷 98 |
4.7 将来のドライエッチング技術 99 |
本章のまとめ 99 |
理解度の確認 100 |
第5章 酸化 |
5.1 シリコン酸化法 102 |
5.1.1 酸化炉 102 |
5.1.2 酸化データ 103 |
5.2 シリコン酸化膜の成長則 103 |
5.2.1 Deal-Groveのモデル 103 |
5.2.2 Mott-Cabreraのモデル 105 |
5.3 薄い酸化膜の形成 107 |
5.4 Si-SiO2界面状態 108 |
5.4.1 Si-SiO2界面モデル 108 |
5.4.2 Si-SiO2界面状態の観察 108 |
5.5 不純物濃度依存酸化 109 |
5.5.1 多結晶Siの酸化・面方位依存性 109 |
5.5.2 不純物増速酸化 110 |
5.6 不純物偏析 111 |
5.7 直接窒化膜 112 |
5.8 その他の課題 113 |
本章のまとめ 114 |
理解度の確認 114 |
第6章 不純物導入 |
6.1 不純物導入方法 116 |
6.2 不純物拡散の原理 118 |
6.2.1 拡散の原理 118 |
6.2.2 増速・減速拡散 120 |
6.3 イオン注入の原理 122 |
6.3.1 基本原理 122 |
6.3.2 LSS理論 123 |
6.3.3 チャネリング 126 |
6.4 高濃度イオン注入 127 |
6.4.1 課題 127 |
6.4.2 クラスタリング 128 |
6.5 イオン注入の応用 129 |
6.5.1 チャネルドープ 129 |
6.5.2 チャネルストッパ 129 |
6.5.3 ソース-ドレーン形成 130 |
6.5.4 SOI基板形成 130 |
本章のまとめ 130 |
理解度の確認 130 |
第7章 絶縁膜堆積 |
7.1 絶縁膜堆積法の種類 132 |
7.2 PVD 132 |
7.2.1 真空蒸着 132 |
7.2.2 スパッタ堆積法 132 |
7.2.3 反応性蒸着・反応性スパッタ堆積法 134 |
7.2.4 レーザアブレーション法 134 |
7.3 CVD 135 |
7.3.1 CVD法による絶縁膜とその反応ガス 135 |
7.3.2 常圧・減圧CVD 136 |
7.4 プラズマCVD 136 |
7.4.1 プラズマCVDにおける反応 136 |
7.4.2 プラズマCVD-SiN膜の性質 138 |
7.5 CVD堆積膜の性質 139 |
7.5.1 段差被覆性 139 |
7.5.2 CVD-PSG膜 140 |
7.5.3 CVD-Si3N4膜 140 |
7.5.4 多結晶シリコン 141 |
7.5.5 CVD膜の応力 142 |
7.5.6 リフロー 144 |
7.6 塗布膜 145 |
7.6.1 SOG及びSOD 145 |
7.6.2 ゾル・ゲル法 145 |
7.6.3 ミスト成膜法 146 |
本章のまとめ 146 |
理解度の確認 146 |
第8章 電極・配線 |
8.1 電極・配線の役割 148 |
8.2 電極・配線の材料 148 |
8.3 電極・配線の堆積法 149 |
8.3.1 真空蒸着 150 |
8.3.2 スパッタ法 150 |
8.3.3 MOCVD法 152 |
8.3.4 めっき法 155 |
8.4 電極構造 156 |
8.4.1 構造の変遷 156 |
8.4.2 デバイス形成プロセスとの整合性 157 |
8.5 バリアメタル技術 158 |
8.5.1 Al配線のコンタクト部の耐熱性 158 |
8.5.2 バリアメタルによる耐熱性向上 159 |
8.6 ダマシン配線 160 |
8.7 多層配線と平坦化 161 |
8.7.1 バイアススパッタ法 162 |
8.7.2 CMP 163 |
8.7.3 塗布膜による平坦化 165 |
8.8 配線の信頼性 167 |
8.8.1 エレクトロマイグレーション 167 |
8.8.2 ストレスマイグレーション 169 |
171 |
172 |
第9章 後工程・パッケージング |
9.1 前工程と後工程 174 |
9.2 パッケージング 174 |
9.3 3次元実装 176 |
本章のまとめ 176 |
理解度の確認 176 |
引用・参考文献 177 |
索引 187 |
第1章 LSI製造プロセスとその課題 |
1.1 集積回路の大規模化 2 |
1.1.1 高集積化トレンド 2 |
|
45.
|
図書
|
室英夫, 脇田和樹, 阿武宏明共著
出版情報: |
東京 : 日新出版, 2009.4 iii, 129p ; 21cm |
シリーズ名: |
実用理工学入門講座 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
46.
|
図書
|
Yuan Taur (陶元), Tak H. Ning (甯徳雄)著 ; 竹内潔 [ほか] 訳
出版情報: |
東京 : 丸善, 2002.9 xi, 610p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
47.
|
図書
東工大 目次DB
|
宮尾正信, 佐道泰造著
出版情報: |
東京 : 朝倉書店, 2007.11 v, 110p ; 21cm |
シリーズ名: |
電気電子工学シリーズ ; 5 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
1. 半導体の特徴とエネルギーバンド構造 1 |
1.1 半導体の特徴 1 |
1.2 エネルギーバンド構造 1 |
1.2.1 原子の構造とエネルギー準位 1 |
1.2.2 固体の構造とエネルギーバンド 3 |
1.2.3 結晶中の電子の運動(有効質量近似) 6 |
1.3 エネルギーバンド構造の見方と物性 7 |
2. 半導体のキャリヤと電気伝導 11 |
2.1 真性半導体と外因性半導体 11 |
2.1.1 真性半導体のキャリヤ 11 |
2.1.2 外因性半導体のキャリヤ 12 |
2.2 半導体のフェルミ準位とキャリヤ密度 13 |
2.2.1 状態密度とフェルミ準位 13 |
2.2.2 キャリヤ密度の導出 16 |
2.2.3 pn積一定の法則 17 |
2.2.4 キャリヤ密度の温度依存性 18 |
2.3 半導体中の電気伝導 20 |
2.3.1 半導体のキャリヤの流れ 20 |
2.3.2 キャリヤ連続の式 24 |
3. 芒躇接合ダイオードとショットキー障壁ダイオード 28 |
3.1 pn接合の物理 28 |
3.2 pn接合の整流性 29 |
3.2.1 整流性の原理 29 |
3.2.2 整流特性の導出 31 |
3.3 pn接合の静電容量 35 |
3.3.1 空乏層幅 35 |
3.3.2 空乏層容量 37 |
3.4 pn接合の逆電圧降伏 38 |
3.5 ショットキー接触と整流性 39 |
3.5.1 ショットキー接触の原理 39 |
3.5.2 ショットキー障壁と電流-電圧特性 40 |
4. バイポーラトランジスタ 45 |
4.1 基本構造と動作原理 45 |
4.2 ベース接地回路の電流増幅率 48 |
4.2.1 電流増幅率の定義 48 |
4.2.2 電流増幅率の物理 49 |
4.2.3 電流増幅率の周波数依存性 53 |
4.3 各種接地回路の電流増幅率 55 |
5. MOS型電界効果トランジスタ 59 |
5.1 MOS構造と基本特性 59 |
5.1.1 エネルギーバンド構造 59 |
5.1.2 容量ゲート電圧(C-V)特性 64 |
5.2 MOS型電界効果トランジスタの基本特性 66 |
5.2.1 基本構造と動作原理 66 |
5.2.2 出力特性 67 |
5.2.3 相互コンダクタンス 71 |
5.3 MOS型電界効果トランジスタの微細化と課題 71 |
6. 大規模集積回路 76 |
6.1 大規模集積回路の分類 77 |
6.2 大規模集積回路の基本回路 79 |
6.2.1 論理LSI 79 |
6.2.2 メモリLSI 84 |
参考図書 90 |
演習問題解答 91 |
索引 107 |
1. 半導体の特徴とエネルギーバンド構造 1 |
1.1 半導体の特徴 1 |
1.2 エネルギーバンド構造 1 |
|
48.
|
図書
東工大 目次DB
|
宮本恭幸著
出版情報: |
東京 : 培風館, 2009.2 vi, 153p ; 21cm |
シリーズ名: |
電子情報工学ニューコース ; 11 |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
1. デバイス理解の基礎知識 1 |
1.1 デバイス理解のために最小限の半導体物理 2 |
1.1.1 バンド構造 2 |
1.1.2 半導体の電子と正孔 3 |
1.1.3 電界による電流 4 |
1.1.4 拡散による電流 5 |
1.1.5 平衡に戻ろうとする力 : 発生と再結合 6 |
1.1.6 フェルミ準位による電子と正孔の量 7 |
1.2 pn接合の動作 10 |
1.2.1 順方向電圧印加時 11 |
1.2.2 逆方向電圧印加時 13 |
1.3 デバイス評価のための回路の知識 14 |
1.3.1 ディジタル回路の評価 14 |
1.3.2 アナログ回路の評価-遮断周波数 16 |
1.3.3 アナログ回路の評価-最大発振周波数 18 |
演習問題1 20 |
2. MOSFET 23 |
2.1 MOSFETの構造 23 |
2.2 MOSFETの直流特性 25 |
2.2.1 MOS構造でのキャリヤ数 25 |
2.2.2 ドレイン電圧が小さいときの電圧-電流特性 30 |
2.2.3 ドレイン電圧が大きいときの電圧-電流特性 30 |
2.3 動作速度の見積もり 36 |
2.3.1 インバータでの見積もり 36 |
2.3.2 遮断周波数 42 |
2.4 しきい値電圧 45 |
2.4.1 絶縁体を通る空乏層からの電気力線によるしきい値電圧分 45 |
2.4.2 フラットバンド電圧 48 |
2.4.3 電流の正確な表現とボディ効果係数 50 |
2.4.4 エンハンスメント型とデイプリージョン型 52 |
2.4.5 しきい値電圧の測定方法・蓄積の定義 53 |
2.5 スケーリング 56 |
2.5.1 短チャネル効果 56 |
2.5.2 チャネル長変調効果 59 |
2.5.3 速度飽和 60 |
2.5.4 定電界スケーリング 62 |
2.5.5 実際のスケーリング 63 |
2.5.6 スケーリングで解決できないこと 64 |
演習問題2 65 |
3. バイポーラトランジスタ 67 |
3.1 バイポーラトランジスタの基礎 68 |
3.1.1 コレクタ電流 68 |
3.1.2 ベース電流 71 |
3.1.3 電流伝送率と電流増幅率 72 |
3.2 等価回路 73 |
3.2.1 1ダイオード・1電流源の等価回路 73 |
3.2.2 エバースモルモデル 75 |
3.2.3 エミッタ接地電圧-電流特性 77 |
3.2.4 小信号用等価回路 79 |
3.3 コレクタの設計 82 |
3.3.1 アーリー効果 84 |
3.3.2 パンチスルー 85 |
3.3.3 接合の降伏 85 |
3.3.4 エミッタ接地での降伏 87 |
3.4 速度の推定 89 |
3.4.1 拡散容量 90 |
3.4.2 拡散容量のみを考慮した場合の遮断周波数 91 |
3.4.3 電子の速度 93 |
3.4.4 接合容量 95 |
3.4.5 接合容量を入れたモデル 96 |
3.4.6 最大発振周波数 97 |
3.4.7 周波数特性の向上には 98 |
3.4.8 MOSFETとの比較 98 |
3.5 バイポーラトランジスタにおける再結合 100 |
3.5.1 拡散長 100 |
3.5.2 pn接合の電圧印加時 102 |
3.5.3 ベース層内での再結合の影響 104 |
3.5.4 エミッタ中の再結合も考慮したベース電流 107 |
3.5.5 再結合を含んだ場合のベース電流と電流伝送率 109 |
演習問題3 109 |
4. そのほかの電子デバイス 111 |
4.1 MOS構造をベースにしたメモリデバイス 111 |
4.1.1 DRAM 112 |
4.1.2 フラッシュメモリ 114 |
4.1.3 CCD 117 |
4.2 パワーデバイス 118 |
4.2.1 パワーデバイスの評価指標 118 |
4.2.2 ダイオード 119 |
4.2.3 パワーバイポーラトランジスタ 120 |
4.2.4 サイリスタ 121 |
4.2.5 パワー MOSFET 123 |
4.2.6 IGBT 125 |
4.3 化合物半導体トランジスタ 126 |
4.3.1 化合物半導体とヘテロ接合 126 |
4.3.2 ショットキー接合 129 |
4.3.3 MESFET 131 |
4.3.4 HEMT 136 |
4.3.5 へテロ接合バイポーラトランジスタ 137 |
演習問題4 138 |
参考図書 141 |
演習問題の略解 143 |
索引 151 |
1. デバイス理解の基礎知識 1 |
1.1 デバイス理解のために最小限の半導体物理 2 |
1.1.1 バンド構造 2 |
|
49.
|
図書
|
Behzad Razavi [著]
出版情報: |
東京 : 丸善, 2002.3 xiii, 366p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
50.
|
図書
|
桜井至著
出版情報: |
東京 : CQ出版, 2002.5 191p ; 24cm |
シリーズ名: |
Design wave books |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
51.
|
図書
東工大 目次DB
|
菊地正典, 影山隆雄著
出版情報: |
東京 : 日本実業出版社, 2005.12 251p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
序章電子デバイスを解剖する |
0-1電子デバイスとは 10 |
素子と機器をつなぐ電子デバイス |
0-2電子デバイスの分類 12 |
半導体とその他のデバイス |
0-3携帯電話を解剖する 14 |
機能ブロックごとに理解するのが早道 |
第1章半導体素子とは何か |
1-1半導体素子とは 20 |
いろいろな分類ができる半導体 |
1-2抵抗と容量 23 |
半導体の上に作られる受動素子の代表 |
1-3ダイオード 26 |
PN接合ダイオードとツェナーダイオード |
1-4MOSトランジスタ 28 |
電子利用のN型、正孔利用のP型 |
1-5CMOS 32 |
定電圧・ローパワー動作が可能な相補型MOS |
1-6バイポーラトランジスタ 35 |
電流駆動でMOSより高速・高駆動 |
1-7Bi-MOS 38 |
CMOSとバイポーラの長所をあわせもつ |
1-8CCD 40 |
ポテンシャルの井戸を移動するバケツリレー |
1-9TFT 42 |
ディスプレイ用途の電界効果型トランジスタ |
1-10パワートランジスタ 44 |
エネルギーとして電気信号を扱うデバイス |
1-11サイリスタ 46 |
ON-OFFのラッチアップ機能をもつSCR |
COLUMN[トランジスタ、60年の奇跡と軌跡] |
第2章基本回路のしくみ |
2-1基本回路とは 50 |
(入力+出力)端子+電源+GND |
2-2NOTゲート 52 |
すべての基本回路はNOTゲートから |
2-3AND/NANDゲート 54 |
「…かつ…」のAND、「ANDの否定」のNAND |
2-4OR/NORゲート 56 |
「…または…」のOR、「ORの否定」のNOR |
2-5XORゲート |
OR論理から2入力が同じ場合を除く排他論理 |
2-6エンコーダとデコーダ 60 |
情報の符号化(暗号)と復号化(解読) |
2-7加算回路 62 |
足し算をする半加算回路、全加算回路 |
2-8減算回路 64 |
引き算をする半減算回路、全減算回路 |
2-9乗算回路 66 |
掛け算をする回路のしくみ |
2-10フリップフロップ 68 |
記憶情報を1か0にパタパタ切り換える |
2-11カウンタ 70 |
入力信号をカウントする計数回路 |
2-12シフトレジスタ 72 |
データを一時記憶し、隣りのレジスタに送る |
2-13差動増幅器 74 |
入力信号の差を検出し、増幅する回路 |
2-14オペアンプ 77 |
アナログ回路の演算増幅器 |
2-15反転/非反転増幅器 80 |
オペアンプを利用したさまざまな演算回路 |
2-16微分回路と積分回路 82 |
アナログ信号の時間変化と積算値 |
2-17D/A、A/Dコンバータ 84 |
アナデジ変換→情報処理→デジアナ変換 |
COLUMN[プール台数とベン図] |
第3章集積回路のしくみ |
3-1半導体集積回路とは 88 |
半世紀の歴史を経てさらにIC化進む |
3-2半導体メモリの概要 90 |
ワード線(X)とビット線(Y)がキホン |
3-3DRAM 92 |
シンプルなセル構造で高集積化も容易 |
3-4SRAM 94 |
セル構造は複雑だがリフレッシュ不要 |
3-5マスクROM 96 |
拡散方式、コンタクト方式、イオン注入方式 |
3-6EPROM 98 |
再書込みが可能なROMのしくみ |
3-7フラッシュメモリ 100 |
多くの用途をもつ代表的な不揮発性メモリ |
3-8機能メモリ 102 |
DRAM代替の有力メモリとして期待度大 |
3-9MPU 104 |
1チップCPUのしくみと働き |
3-10MCU 106 |
シングルチップ・マイコンのしくみと構成 |
3-11DSP 108 |
デジタル信号処理と機能ブロック |
3-12ASIC 110 |
用途を限定した専用IC |
3-13アナログIC 114 |
バイポーラ素子を用いたリニア回路 |
3-14システムLSIとIP 116 |
多種の回路機能を1チップ化 |
COLUMN[IC技術革新の原動力は?] |
第4章撮像・表示デバイスのしくみ |
4-1撮像・表示デバイスとは 120 |
CCDイメージセンサから有機ELまで |
4-2CCD/CMOSセンサ 122 |
対象物から光信号を電気信号に変換 |
4-3LCD(エキショウディスプレイ) 124 |
透過・遮断を電圧でスイッチング |
4-4PDP 126 |
プラズマ状態から出る紫外線が蛍光体を光らせる |
4-5FED、SED 128 |
発光効率の高い期待の次世代ディスプレイ |
4-6CRT 130 |
ビーム状の電子の衝突で蛍光体が発光 |
4-7蛍光表示管 132 |
各種フィルタで希望色を得られる真空管デバイス |
4-8有機EL 134 |
発光効率100%のリン光の実用化をめざして |
4-9LEDディスプレイ 136 |
スタティック駆動方式とダイナミック駆動方式 |
COLUMN[液晶の発見と実用化] |
第5章受動部品のしくみ |
5-1受動部品とは 140 |
それ自身では増幅作用を持たない部品 |
5-2抵抗器 142 |
定格電流を意識した使い方をする |
5-3コンデンサ 144 |
キャパシタとも呼ばれ、極性確認が大事 |
5-4コイル(インダクタ) 146 |
ノイズフィルタ、電流制御、共振回路に利用 |
COLUMN[ 受動部品の微細化と利益] |
第6章機能部品・機構部品のしくみ |
6-1機能部品とは 150 |
決められた働きに変換する部品 |
6-2圧電素子 152 |
ひずみ(力)を電圧に、電圧をひずみに変換 |
6-3ステッピングモータ 154 |
パルス信号により一定単位で回転するモータ |
6-4サーボモータ 156 |
フィードバック信号で制御されるモータ |
6-5磁気ヘッド 158 |
巨大磁気抵抗からトンネル磁気抵抗へ |
6-6機構部品とは 160 |
「電気+機械」の複合系の機械部品 |
6-7パッケージ 162 |
ICを収納するケースにもいろいろある |
6-8プリント基板 164 |
高密度化、多層化の方向へ |
6-9リレー 166 |
出力回路の開閉や切換えをするデバイス |
COLUMNS[携帯電話の中で活躍する小型モータ] |
第7章無線応用デバイスのしくみ |
7-1無線応用デバイスとは 170 |
複合化・モジュール化が進む無線機器 |
7-2無線用ダイオード 172 |
ショットキーダイオード、PINダイオード |
7-3HBT 174 |
ヘテロ接合によるバイポーラトランジスタ |
7-4MESFET 176 |
ガリウム砒素を用いた電界効果型トランジスタ |
7-5HEMT 178 |
高移動度特性をもったFET |
7-6アンテナ分波器 180 |
近接周波数を区分し、デュアルバンドに対応 |
7-7フィルタ、バラン 182 |
「電子の関所」として入力・出力を調整 |
7-8アンテナ 184 |
小ささ、狭いスペースへの内臓を目ざして |
7-9進行波管 186 |
広帯域のマイクロ波増幅を行ない人工衛星利用 |
COLUMN[有限な電波資源の、有効な活用法] |
第8章光応用デバイスのしくみ |
8-1光応用デバイスとは 190 |
WDM技術で異なる波長を多重化 |
8-2発光ダイオード 192 |
電気入力を光出力に変える光電変換デバイス |
8-3半導体レーザ 194 |
大容量の光エレクトロニクス向けデバイス |
8-4気体レーザ 196 |
コヒーレントな光出力にする光電変換デバイス |
8-5固体レーザ 198 |
大出力を得る光電変換デバイス |
8-6光電子増倍管 200 |
超高感度、超高速応答の光センサ |
8-7光変調器 202 |
光ビームに情報を乗せるためのデバイス |
8-8光スイッチ 204 |
光ファイバ伝送路などを切り替える装置 |
8-9光アイソレータ 206 |
順方向の光を通し、逆方向の光を遮断する |
8-10フォトカプラ 208 |
ノイズ混入などを防ぐ光複合デバイス |
8-11フォトインタラプタ 210 |
光センサとして活躍するフォトカプラ |
COLUMN[メーザとレーザ] |
第9章センサ素子のしくみ |
9-1センサ素子とは 214 |
電子回路とセンサ素子をIC化した製品も登場 |
9-2フォトダイオード 216 |
PN接合が「光→電気」変換 |
9-3赤外線センサ 218 |
赤外線を電気信号に変換するデバイス |
9-4サーミスタ 220 |
温度によって抵抗値が変わるセンサ |
9-5焦電素子 222 |
近赤外から遠赤外までを検知する |
9-6熱電対 224 |
ゼーベック効果を利用した温度センサ |
9-7磁気抵抗素子 226 |
磁気が加わると抵抗が変化することを利用 |
9-8ホール素子 228 |
ホール効果を用いた半導体磁気センサ |
9-9SQUID 230 |
極微弱な磁界を計測する高感度センサ |
9-10感圧素子 232 |
ピエゾ抵抗効果で力学的エネルギーを検知 |
9-11加速度センサ 234 |
携帯電話の傾きまで検出 |
9-12バイオセンサ 236 |
酵素センサから電子式DNAセンサまで |
COLUMN[地球シミュレータ] |
第10章エネルギーデバイスのしくみ |
10-1エネルギーデバイス 240 |
電池とキャパシタを組み合わせる研究も |
10-2トランス(変圧器) 242 |
必要とする交流電圧に変換するデバイス |
10-3インバータ 244 |
直流から可変電圧・可変周波数の交流を |
10-4太陽電池 246 |
半導体太陽電池と色素増感太陽電池 |
10-5燃料電池 248 |
[水素+酸素]の化学電池 |
10-6大容量キャパシタ 250 |
繰り返し充放電が10回以上 |
カバーデザイン/ダーツ(小澤宏樹) |
本文組版/一企画 |
序章電子デバイスを解剖する |
0-1電子デバイスとは 10 |
素子と機器をつなぐ電子デバイス |
|
52.
|
図書
|
安浦寛人監修 ; 松瀬秀作, 田中正浩, 石田光也共著
出版情報: |
東京 : 丸善, 2006.4 xvi, 264p ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
|
53.
|
図書
東工大 目次DB
|
Behzad Razavi著 ; 黒田忠広監訳
出版情報: |
東京 : 丸善, 2003.3- 冊 ; 21cm |
子書誌情報: |
loading… |
所蔵情報: |
loading… |
目次情報:
続きを見る
基礎編 |
第1章 はじめに 1 |
1.1 なぜアナログか? 1 |
1.2 なぜ集積回路か? 7 |
1.3 なぜCMOSか? 7 |
1.4 なぜこの教科書か 8 |
1.5 全般的事項 9 |
第2章 MOSデバイスの物理の基礎 11 |
2.1 概論 12 |
2.2 MOSの電流電圧特性 16 |
2.3 二次効果 27 |
2.4 MOSデバイスモデル 34 |
付録A:MOSデバイスの容量としての性質 45 |
問題 46 |
文献 54 |
第3章 1段増幅回路 57 |
3.1 基本的な概念 57 |
3.2 ソース接地増幅段 58 |
3.3 ソースフォロワ 82 |
3.4 ゲート接地増幅段 92 |
3.5 カスコード増幅段 100 |
3.6 デバイスモデルの選択 113 |
問題 114 |
文献 121 |
第4章 差動増幅回路 123 |
4.1 シングルエンド回路と差動回路 123 |
4.2 基本差動対 126 |
4.3 同相信号に対する応答 145 |
4.4 MOSトランジスタを負荷とする差動対 152 |
4.5 ギルバートセル 155 |
問題 158 |
文献 165 |
第5章 バイアス用および信号処理用カレントミラー 167 |
5.1 基本カレントミラー 167 |
5.2 カスコードカレントミラー 173 |
5.3 信号処理用カレントミラー 180 |
問題 195 |
第6章 増幅回路の周波数特性 205 |
6.1 概論 205 |
6.2 ソース接地増幅段 212 |
6.3 ソースフォロワ 218 |
6.4 ゲート接地増幅段 224 |
6.5 カスコード回路 226 |
6.6 差動増幅回路 230 |
付録A:ミラーの定理の双対性 236 |
問題 238 |
文献 243 |
第7章 雑音 245 |
7.1 雑音の統計的性質 245 |
7.2 雑音の種類 253 |
7.3 回路における雑音の表現 264 |
7.4 1段増幅器における雑音 271 |
7.5 差動対における雑音 283 |
7.6 雑音帯域 289 |
問題 289 |
文献 296 |
索引 1 |
基礎編 |
第1章 はじめに 1 |
1.1 なぜアナログか? 1 |
|