close
1.

図書

図書
小林稔, 中島蕃著
出版情報: 東京 : 日刊工業新聞社, 2002.3  xi, 169p ; 22cm
所蔵情報: loading…
2.

図書

図書
西野聰著
出版情報: 東京 : 日刊工業新聞社, 2002.3  xi, 229, ivp ; 21cm
所蔵情報: loading…
3.

図書

図書
上西勝三著
出版情報: 東京 : 日本理工出版会, 2001.10  ii, 4, 214p ; 22cm
所蔵情報: loading…
4.

図書

図書
William J. Dally, John W. Poulton著
出版情報: 東京 : 丸善, 2003.3  2冊 ; 21cm
所蔵情報: loading…
5.

図書

図書
浅田邦博, 藤田昌宏共編
出版情報: 東京 : 培風館, 2005.12  v, 147p ; 27cm
所蔵情報: loading…
6.

図書

東工大
目次DB

図書
東工大
目次DB
菊地正典, 影山隆雄著
出版情報: 東京 : 日本実業出版社, 2005.12  251p ; 21cm
所蔵情報: loading…
目次情報: 続きを見る
序章電子デバイスを解剖する
   0-1電子デバイスとは 10
   素子と機器をつなぐ電子デバイス
   0-2電子デバイスの分類 12
   半導体とその他のデバイス
   0-3携帯電話を解剖する 14
   機能ブロックごとに理解するのが早道
第1章半導体素子とは何か
   1-1半導体素子とは 20
   いろいろな分類ができる半導体
   1-2抵抗と容量 23
   半導体の上に作られる受動素子の代表
   1-3ダイオード 26
   PN接合ダイオードとツェナーダイオード
   1-4MOSトランジスタ 28
   電子利用のN型、正孔利用のP型
   1-5CMOS 32
   定電圧・ローパワー動作が可能な相補型MOS
   1-6バイポーラトランジスタ 35
   電流駆動でMOSより高速・高駆動
   1-7Bi-MOS 38
   CMOSとバイポーラの長所をあわせもつ
   1-8CCD 40
   ポテンシャルの井戸を移動するバケツリレー
   1-9TFT 42
   ディスプレイ用途の電界効果型トランジスタ
   1-10パワートランジスタ 44
   エネルギーとして電気信号を扱うデバイス
   1-11サイリスタ 46
   ON-OFFのラッチアップ機能をもつSCR
   COLUMN[トランジスタ、60年の奇跡と軌跡]
第2章基本回路のしくみ
   2-1基本回路とは 50
   (入力+出力)端子+電源+GND
   2-2NOTゲート 52
   すべての基本回路はNOTゲートから
   2-3AND/NANDゲート 54
   「…かつ…」のAND、「ANDの否定」のNAND
   2-4OR/NORゲート 56
   「…または…」のOR、「ORの否定」のNOR
   2-5XORゲート
   OR論理から2入力が同じ場合を除く排他論理
   2-6エンコーダとデコーダ 60
   情報の符号化(暗号)と復号化(解読)
   2-7加算回路 62
   足し算をする半加算回路、全加算回路
   2-8減算回路 64
   引き算をする半減算回路、全減算回路
   2-9乗算回路 66
   掛け算をする回路のしくみ
   2-10フリップフロップ 68
   記憶情報を1か0にパタパタ切り換える
   2-11カウンタ 70
   入力信号をカウントする計数回路
   2-12シフトレジスタ 72
   データを一時記憶し、隣りのレジスタに送る
   2-13差動増幅器 74
   入力信号の差を検出し、増幅する回路
   2-14オペアンプ 77
   アナログ回路の演算増幅器
   2-15反転/非反転増幅器 80
   オペアンプを利用したさまざまな演算回路
   2-16微分回路と積分回路 82
   アナログ信号の時間変化と積算値
   2-17D/A、A/Dコンバータ 84
   アナデジ変換→情報処理→デジアナ変換
   COLUMN[プール台数とベン図]
第3章集積回路のしくみ
   3-1半導体集積回路とは 88
   半世紀の歴史を経てさらにIC化進む
   3-2半導体メモリの概要 90
   ワード線(X)とビット線(Y)がキホン
   3-3DRAM 92
   シンプルなセル構造で高集積化も容易
   3-4SRAM 94
   セル構造は複雑だがリフレッシュ不要
   3-5マスクROM 96
   拡散方式、コンタクト方式、イオン注入方式
   3-6EPROM 98
   再書込みが可能なROMのしくみ
   3-7フラッシュメモリ 100
   多くの用途をもつ代表的な不揮発性メモリ
   3-8機能メモリ 102
   DRAM代替の有力メモリとして期待度大
   3-9MPU 104
   1チップCPUのしくみと働き
   3-10MCU 106
   シングルチップ・マイコンのしくみと構成
   3-11DSP 108
   デジタル信号処理と機能ブロック
   3-12ASIC 110
   用途を限定した専用IC
   3-13アナログIC 114
   バイポーラ素子を用いたリニア回路
   3-14システムLSIとIP 116
   多種の回路機能を1チップ化
   COLUMN[IC技術革新の原動力は?]
第4章撮像・表示デバイスのしくみ
   4-1撮像・表示デバイスとは 120
   CCDイメージセンサから有機ELまで
   4-2CCD/CMOSセンサ 122
   対象物から光信号を電気信号に変換
   4-3LCD(エキショウディスプレイ) 124
   透過・遮断を電圧でスイッチング
   4-4PDP 126
   プラズマ状態から出る紫外線が蛍光体を光らせる
   4-5FED、SED 128
   発光効率の高い期待の次世代ディスプレイ
   4-6CRT 130
   ビーム状の電子の衝突で蛍光体が発光
   4-7蛍光表示管 132
   各種フィルタで希望色を得られる真空管デバイス
   4-8有機EL 134
   発光効率100%のリン光の実用化をめざして
   4-9LEDディスプレイ 136
   スタティック駆動方式とダイナミック駆動方式
   COLUMN[液晶の発見と実用化]
第5章受動部品のしくみ
   5-1受動部品とは 140
   それ自身では増幅作用を持たない部品
   5-2抵抗器 142
   定格電流を意識した使い方をする
   5-3コンデンサ 144
   キャパシタとも呼ばれ、極性確認が大事
   5-4コイル(インダクタ) 146
   ノイズフィルタ、電流制御、共振回路に利用
   COLUMN[ 受動部品の微細化と利益]
第6章機能部品・機構部品のしくみ
   6-1機能部品とは 150
   決められた働きに変換する部品
   6-2圧電素子 152
   ひずみ(力)を電圧に、電圧をひずみに変換
   6-3ステッピングモータ 154
   パルス信号により一定単位で回転するモータ
   6-4サーボモータ 156
   フィードバック信号で制御されるモータ
   6-5磁気ヘッド 158
   巨大磁気抵抗からトンネル磁気抵抗へ
   6-6機構部品とは 160
   「電気+機械」の複合系の機械部品
   6-7パッケージ 162
   ICを収納するケースにもいろいろある
   6-8プリント基板 164
   高密度化、多層化の方向へ
   6-9リレー 166
   出力回路の開閉や切換えをするデバイス
   COLUMNS[携帯電話の中で活躍する小型モータ]
第7章無線応用デバイスのしくみ
   7-1無線応用デバイスとは 170
   複合化・モジュール化が進む無線機器
   7-2無線用ダイオード 172
   ショットキーダイオード、PINダイオード
   7-3HBT 174
   ヘテロ接合によるバイポーラトランジスタ
   7-4MESFET 176
   ガリウム砒素を用いた電界効果型トランジスタ
   7-5HEMT 178
   高移動度特性をもったFET
   7-6アンテナ分波器 180
   近接周波数を区分し、デュアルバンドに対応
   7-7フィルタ、バラン 182
   「電子の関所」として入力・出力を調整
   7-8アンテナ 184
   小ささ、狭いスペースへの内臓を目ざして
   7-9進行波管 186
   広帯域のマイクロ波増幅を行ない人工衛星利用
   COLUMN[有限な電波資源の、有効な活用法]
第8章光応用デバイスのしくみ
   8-1光応用デバイスとは 190
   WDM技術で異なる波長を多重化
   8-2発光ダイオード 192
   電気入力を光出力に変える光電変換デバイス
   8-3半導体レーザ 194
   大容量の光エレクトロニクス向けデバイス
   8-4気体レーザ 196
   コヒーレントな光出力にする光電変換デバイス
   8-5固体レーザ 198
   大出力を得る光電変換デバイス
   8-6光電子増倍管 200
   超高感度、超高速応答の光センサ
   8-7光変調器 202
   光ビームに情報を乗せるためのデバイス
   8-8光スイッチ 204
   光ファイバ伝送路などを切り替える装置
   8-9光アイソレータ 206
   順方向の光を通し、逆方向の光を遮断する
   8-10フォトカプラ 208
   ノイズ混入などを防ぐ光複合デバイス
   8-11フォトインタラプタ 210
   光センサとして活躍するフォトカプラ
   COLUMN[メーザとレーザ]
第9章センサ素子のしくみ
   9-1センサ素子とは 214
   電子回路とセンサ素子をIC化した製品も登場
   9-2フォトダイオード 216
   PN接合が「光→電気」変換
   9-3赤外線センサ 218
   赤外線を電気信号に変換するデバイス
   9-4サーミスタ 220
   温度によって抵抗値が変わるセンサ
   9-5焦電素子 222
   近赤外から遠赤外までを検知する
   9-6熱電対 224
   ゼーベック効果を利用した温度センサ
   9-7磁気抵抗素子 226
   磁気が加わると抵抗が変化することを利用
   9-8ホール素子 228
   ホール効果を用いた半導体磁気センサ
   9-9SQUID 230
   極微弱な磁界を計測する高感度センサ
   9-10感圧素子 232
   ピエゾ抵抗効果で力学的エネルギーを検知
   9-11加速度センサ 234
   携帯電話の傾きまで検出
   9-12バイオセンサ 236
   酵素センサから電子式DNAセンサまで
   COLUMN[地球シミュレータ]
第10章エネルギーデバイスのしくみ
   10-1エネルギーデバイス 240
   電池とキャパシタを組み合わせる研究も
   10-2トランス(変圧器) 242
   必要とする交流電圧に変換するデバイス
   10-3インバータ 244
   直流から可変電圧・可変周波数の交流を
   10-4太陽電池 246
   半導体太陽電池と色素増感太陽電池
   10-5燃料電池 248
   [水素+酸素]の化学電池
   10-6大容量キャパシタ 250
   繰り返し充放電が10回以上
   カバーデザイン/ダーツ(小澤宏樹)
   本文組版/一企画
序章電子デバイスを解剖する
   0-1電子デバイスとは 10
   素子と機器をつなぐ電子デバイス
7.

図書

図書
小谷教彦, 西村正共著
出版情報: 東京 : 森北出版, 2005.6  vi, 220p ; 22cm
所蔵情報: loading…
8.

図書

図書
石田誠編著
出版情報: 東京 : オーム社, 2011.2  vi, 181p ; 21cm
シリーズ名: 新インターユニバーシティ
所蔵情報: loading…
9.

図書

図書
白土義男著
出版情報: 東京 : 東京電機大学出版局, 1999.3  6, 220p ; 21cm
所蔵情報: loading…
10.

図書

東工大
目次DB

図書
東工大
目次DB
小林芳直著
出版情報: 東京 : CQ出版, 1998.5  343p ; 21cm
所蔵情報: loading…
目次情報: 続きを見る
第1章 ASIC=同期式設計=高信頼性設計への誘い
 1.1 究極のシステムにむかって 13
   ASICの基本的なラッチ構造 13
   ASICのデータ・パス 15
   本書では完全同期式設計 16
   現代のASIC設計法 18
   回路設計者とデバイス屋さん 20
 1.2 同期式回路に残された陥穽(かんせい) 23
   ラッチが誤動作する…レーシング 23
   ラッチのセットアップ時間とホールド時間 24
   レーシングを防ぐ…ダブル・ラッチ 25
   外部の非同期入力で発生する準安定状態…メタステーブル 26
   ●コラム1● 標準デバイスのメタステーブル 28
 1.3 それでも同期式回路設計 30
   テスト設計の重要性 30
   テスト設計二つの方式 31
   テスト設計のためにも同期式回路設計 32
   同期式回路のメリット 34
   高速・複雑なシステムほど同期式のメリットが生きる 36
 1.4 ASICの機能設計勘どころ 37
   ASICのプリミティブ 37
   内部ラッチをアレンジする技術 37
   非同期式回路から同期式回路への悪い変換例 39
   DラッチからJKラッチを作る…PLAの導入 42
   非同期式回路のラッチの置き換え 44
 Appendix 実際のラッチ選び 46
   メーカー製ラッチのラインナップ 46
   JKラッチを使わない理由 46
   スキャン・テストをサポートしたラッチを使おう 49
   ●コラム2● ASICにスタティック・ラッチはいらない? 50
第2章 ゲート回路のいろいろ
 2.1 もっとも基本的なゲートの知識 51
   ANDゲートとORゲート 51
   正論理と負論理 52
   ANDとORの複合ゲート…AOゲート/OAゲート 54
   複合ゲートの入れ替え…分配則を使う 55
   Exclusive ORゲート 56
   そのほかの2入力ゲートはあるか 56
   論理式と真理値表の効果 58
   遊びの論理回路 60
 2.2 アダーとその構成方法 61
   入力3ビット…フル・アダー 61
   2ビット入力のアダーは 61
   変数が独立していることの効果 62
   ワン・インクリメント・アダー 63
   規模の大きなビット・スライス・アダー 64
   3入力ExORがあると 66
   リップル・キャリ・ジェネレータ 67
 2.3 そのほかの3入力素子68
   データ・セレクタ 68
   シュナイダーの回路 70
 2.4 複合ゲートのチューニング 71
   ハザードとそのリメディ…共通項の追加 71
   同期式ではリメディは不要 72
   ハザード対策をしたバイステーブル・ラッチ 73
   ディレイを減らし,ディレイをそろえる効果 75
 Appendix デバイスの中身 77
   CMOSの基本ゲート構成 77
   TTL複合ゲートの効果 79
   CMOSの複合ゲート構成 82
第3章 論理圧縮とクワイン・マクラスキー法
 3.1 PLAを使った論理圧縮…Bose抜きの考え方 83
   デコード不要な変数…Bose項 83
   Bose抜きの基本技術 84
   分配則と吸収則を使いこなす 84
   PLA上での論理圧縮…演算子(オペレータ)が働く 86
   Bose抜き二つの大きなメリット…ハザード対策とテスタビリティの向上 88
   共通項を使う論理圧縮 89
   消える共通項,消えない共通項 91
   論理圧縮の仲介をして発生し,消滅する共通項 92
   PLA上での論理圧縮の実用テクニック94
   論理圧縮を強引にトライする方法 95
   論理圧縮の順序 96
   論理圧縮の例題 98
   共通項の復習 99
 3.2 クワイン・マクラスキー法 101
   Bose項を確実に発見する方法 101
   クワイン・マクラスキー法をPLA上で行うルール 102
   答が二つあるときの論理圧縮…ネガティブ・オプションを使う 104
   AOゲート,OAゲートの入れ替えと部分圧縮 107
第4章 コンビネーション回路の設計
 4.1 セレクタ,デコーダ,エンコーダの設計 111
   ライン・データ・セレクタ 111
   ライン・デコーダ 113
   プライオリティ・エンコーダ 114
 4.2 比較,演算回路の設計 118
   マグニチュード・コンパレータ 118
   ワン・インクリメント・アダー 119
   コンスタント・アダー 123
   バイナリ・フル・アダー 125
   7ビット・スライス・アダー 127
   サブトラクタ…引算器 129
   アダーのディレイを小さくするキャリ・ルック・アヘッド 129
   長大なバイナリ・アダーのスピードとサイズ 131
   キャリ・スキップ方式バイナリ・アダー 134
   多重のキャリ・スキップ・バイナリ・アダー 136
   二つのバイナリ・マルチプライヤ方式 137
   シーケンシャル・マルチプライヤ 140
   フラッシュ・マルチプライア 141
第5章 カウンタ回路の設計
 5.1 カウンタ設計のあらまし 143
   カウンタを分類すると143
   バイナリ・カウンタとジョンソン・カウンタの得失 144
   ASICの最大動作速度を決めるもの…クリチカル・パス 147
   クリチカル・パスを減らすには…論理圧縮 149
   クリチカル・パスのめやす 151
 5.2 さまざまなカウンタの設計 152
   バイナリ・カウンタの設計 152
   バイナリ・カウンタの別解 154
   ダウン・カウンタが必要なとき 156
   アップ/ダウン・カウンタの設計 157
   機能制御を行うカウンタの設計 161
   卒業試験…グレイ・コード・カウンタの設計 163
 5.3 LFSR(M系列発生器)の設計 169
   シフトレジスタの設計 169
   LFSRは何に使えるのか 171
   LFSRの周期 172
   1/8000プリスケーラの設計 174
   LFSRのマイナー・ループとトラップ回路 175
   LFSRの逆カウンタ 177
   ●コラム3● CADの仕事 179
第6章 ジョンソン・カウンタの設計
 6.1 ジョンソン・カウンタを高信頼性化する 181
   ジョンソン・カウンタのメジャー・ループとマイナー・ループ 181
   ジョンソン・カウンタをメジャー・ループだけで動作させる 184
   誤動作を回復させる回路技術…ブービィ・トラップ 187
   ブービィ・トラップ回路を評価するには 188
   2ビット・ジョンソン・カウンタの場合 189
   3ビット・ジョンソン・カウンタの場合 191
   5ビット・ジョンソン・カウンタの場合 191
   6ビット・ジョンソン・カウンタの場合 192
   ユニバーサル・ジョンソン・カウンタ 194
 6.2 ウォッシュアウト・シーケンスを組み込むには 196
   効率の良いブービィ・トラップの設計は 196
   汎ステート・ダイヤグラムを使う 197
   Nビット・ジョンソン・カウンタの設計 198
   JKラッチを使ったジョンソン・カウンタ 200
 ●コラム4● 仕様と設計とバグと 202
第7章 シーケンサの設計
 7.1 シーケンサ設計の基礎知識 203
   ハードウェア・シーケンサとは 203
   シーケンサの動作のあらまし 205
   ハードウェア・シーケンサの効果的な組み立て 207
   シーケンサとマイクロプロセッサの違い 208
 7.2 ジョンソン・カウンタをステート・マシンに仕立てる 209
   ベースはジョンソン・カウンタ 209
   シーケンサのコア…ステート・マシン 210
   ステートの遷移を制御する…ストップ・モーション 211
   DラッチとJKラッチとその他のラッチ 213
   カウンタの長さを変える…非対称ジョンソン・カウンタ 216
   ステート・マシンからステート・マシンを呼び出す 217
   余りのステートは最後のステートに割り振る 219
   ステート・マシンのオーバラップ・オペレーション 221
   ステート・マシンを二つに分割すると 222
   ジャンプするカウンタ…汎ジョンソン・カウンタ 223
   汎ステート・ダイヤグラム 225
 7.3 ワンホット・ステート・マシン vs ジョンソン・ステート・マシン 226
   ワンホット・ステート・マシンとは 226
   ワンホット・ステート・マシンでは起動前にリセットが必要 227
   入力信号の同期用ラッチが必要 228
   出力信号はスタティック・ハザードに注意 229
   では2ホット・ステート・マシンか 231
   例題…ワンホット・ステート・マシンによるRAS/CASジェネレータ 231
   ジョンソン・ステート・マシンによるRAS/CASジェネレータ 235
 7.4 スキップ・アクションの設計 236
   スキップ・アクションとは 236
   ノンコンディション・スキップ 238
   コンディション・スキップ 240
   マルチ・スキップ 241
   スキップ・マニューバ 245
   例題…DMAコントローラのシーケンサ 245
   ●コラム5● Caldwell's merging Rule(コードウェルの合併則) 247
第8章 シーケンサの高信頼性化技術
 8.1 高信頼性シーケンサのまとめ 251
   バグの温床は一箇所に集める 251
   ムーア・マシンを実現しよう 253
   一つの入力信号は一つのラッチにしか影響を与えてはいけない 254
   ラッチが反転してもI/Oデバイスを破壊しないこと 255
 8.2 高信頼性ジョンソン・ステート・マシンをめざす 257
   ジョンソン・カウンタのマイナー・ループ 257
   マイナー・ループからの脱出法 262
   ジョンソン・ステート・マシンのブービィ・トラップ 263
   最短ウォッシュアウトを実現するには 264
   ブービィ・トラップ回路の実際 265
   非対称ジョンソン・カウンタのブービィ・トラップ回路 267
   ●コラム6● ステート・マシンという言葉 267
第9章 シーケンサの応用設計
 9.1 ソフトウェア処理かハードウェア処理か 269
   プログラム・サイズとハードウェア・サイズの検討 269
   処理速度と消費電力の検討 271
 9.2 自動エスカレータの設計 272
   自動エスカレータの動作のあらまし 272
   状態を定義する 273
   ラッチ0とラッチ1の動作 274
   誤動作…ハザードへの対策を加える 275
   ステートと場合分けの問題 279
 9.3 信号機の設計 281
   信号機の動作のあらまし 281
   各ステートの条件 282
   ジョンソン・カウンタとステート 283
 9.4 ディジタル貯金箱の設計 288
   ディジタル貯金箱の動作のあらまし 288
   複数のステート・マシン 289
 9.5 ディジタルPLLの設計 294
   ディジタルPLLの構成のしかた 294
   PLAから回路を作る 297
   ●コラム7● シリコン・コンパイラ 300
第10章 最適設計へのアプローチ
 10.1 バグを抜く道のり 301
   バグとり…プロとしてのコスト感覚 301
   IC設計のプランが3方式あったら 303
 10.2 16ビット・マルチプライアの回路セッティング 305
   16ビット・シーケンシャル・マルチプライア 305
   シフトレジスタを使ったシーケンシャル・マルチプライア 306
   スキップ・シーケンシャル・マルチプライア 311
   スクイズ・プラン 319
   ファースト・クイット 320
   発熱に対する考察…余分のON/OFFはやらない 321
   いろいろやってみよう 322
 10.3 バブル・ソータの回路セッティング 322
   パイプ・ラインで同期式SRAMの高速性を生かす 322
   タイムチャートからステート・マシンへ 325
   入力データが1位のとき 326
   入力データが2位のとき 327
   入力データが3位のとき 328
   入力データが4位のとき 329
   入力データが5位のとき 330
   入力データが6位のとき 331
   入力データが7位のとき 332
   入力データが8位のとき 332
   入力データが予選敗退したとき 333
   ステート・ダイヤグラムを作るには 333
   ラッチする?しない? 336
   いろいろ試してみよう 336
参考文献 12
索引 342
第1章 ASIC=同期式設計=高信頼性設計への誘い
 1.1 究極のシステムにむかって 13
   ASICの基本的なラッチ構造 13
文献の複写および貸借の依頼を行う
 文献複写・貸借依頼